Для чего нужен тест ddr

Обновлено: 02.07.2024

ПАМЯТЬ DDR — что это такое? Как это проверить?

За последние несколько лет скорость ЦП увеличилась в геометрической прогрессии. Тем не менее, скорость памяти компьютера не оправдала ожиданий. Мы наблюдали массовый переход с памяти PC100 на память PC133 в 1999 году. В то же время Intel также представила память Rambus в качестве нового решения памяти для индустрии ПК. При переходе каждая технология памяти обещает большую пропускную способность и производительность. Теоретически более высокая пропускная способность памяти обеспечит лучшую производительность компьютерной системы. Пиковая пропускная способность памяти определяется как ширина шины памяти/8 бит x скорость передачи данных. От этого зависит, насколько быстро будут реагировать ваши 3D-игры, насколько плавно будет воспроизводиться ваша музыка в формате MP3 или насколько хорошо вы сможете воспроизводить движущиеся изображения в потоковом видео MPEG.

В этом году в новых ПК появился новый тип памяти под названием DDR. Хотя это остается загадкой для большинства пользователей, это результат более чем трехлетней инженерной работы в рамках отраслевого сотрудничества, в котором участвуют сотни ведущих инженеров по проектированию памяти и систем. Этот новый тип памяти DDR обещает еще большую пропускную способность и производительность памяти. Но лучше всего то, что она стоит дешевле, чем память Rambus.

Расчет пропускной способности: ширина шины памяти/8 бит x скорость передачи данных.

ДИАГРАММА ПИКОВОЙ ПРОПУСКНОЙ СПОСОБНОСТИ ПАМЯТИ

DDR – это сокращение от "Двойная скорость передачи данных". DDR действительно очень похожа на обычную Synchronous DRAM. Обычная синхронная DRAM (теперь мы называем ее SDR) была разработана на основе стандартной DRAM.

Стандартная DRAM получает свою адресную команду в двух адресных словах. Это мультиплексная схема для сохранения входных контактов. Первое адресное слово фиксируется в микросхеме DRAM с помощью стробирования адресов строк (RAS). За командой RAS следует строб адреса столбца (CAS) для фиксации второго слова адреса. Вскоре после включения Ras и Cas сохраненные данные можно прочитать.

SDR DRAM сочетает часы со стандартной DRAM. Ras, Cas, а также действительные данные включаются по переднему фронту каждого тактового цикла. Из-за синхронизации положение данных и остальных сигналов теперь очень предсказуемо. Таким образом, строб-защелка данных может быть очень точно позиционирована. Поскольку окно допустимых данных очень предсказуемо, память теперь можно разделить на четыре банка, чтобы обеспечить внутреннюю предварительную зарядку и предварительную выборку ячеек. Также добавлен пакетный режим, чтобы обеспечить последовательную выборку адреса без повторения строба Ras. Непрерывный строб Cas выводит последовательные данные, если они из одной строки.

Память DDR работает очень похоже на SDR, за исключением того, что данные считываются как по переднему, так и по заднему фронту тактового сигнала. Таким образом, тактовая частота с одной частотой может привести к передаче данных со скоростью, в два раза превышающей тактовую частоту. Память DDR нового поколения работает на частотах 200 и 266 МГц, что соответствует тактовым частотам 100 и 133 МГц.

ДИАГРАММА СРАВНЕНИЯ SDRAM, SDR И DDR.

Как протестировать DDR?

Хотя память DDR похожа на SDR, удвоение частоты передачи данных представляет собой новую проблему для инженера-испытателя. Тестер должен не только фиксировать считываемые данные с удвоенной частотой, но и обеспечивать запись данных с удвоенной скоростью. Есть две области тестирования DDR, которые приводят к отдельным требованиям к тестированию:

Тестирование на уровне микросхем

Чипы DDR тестируются на уровне зонда пластины, а также на уровне конечного пакета. Используемый тестер обычно оценивается как тестер памяти ATE. Такой тестер обычно стоит несколько миллионов долларов и представляет собой программируемый генератор сигналов с хорошим временным разрешением (шаг 100 пс – 1 нс). Инженер-испытатель может запрограммировать тестер для имитации реальной рабочей среды. Он также может настраивать временные фронты вперед и назад, чтобы найти точку «спада».

Тестовые системы ATE имеют недостаток. Количество сигналов произвольной формы, которые они могут генерировать, ограничено их резервной памятью «Shadow Ram» и генератором алгоритмов. В зависимости от глубины «Shadow Ram» форма волны должна повторять свой собственный цикл. Поскольку скорость и пропускная способность DDR в два раза выше, чем у обычного SDR, для генерации сигнала потребуется в два раза больше переходов. Поэтому «Теневой баран» на том же тестере быстро расходуется. Инженеры-испытатели обнаружили, что им приходится либо модернизировать свои тестеры для увеличения объема памяти, либо подвергать риску разрешение тестов.

Построение тестовой головки также может быть сложной задачей. Поскольку окно чтения данных памяти DDR составляет всего 1–2 нс, время нарастания и спада драйвера выводов становится критическим. Для драйверов контактов требуется лучшая скорость нарастания, чтобы гарантировать, что переход сигнала будет в центре глазка данных.

Отражение линии передачи играет роль на частоте 266 МГц. Инженеры-испытатели обнаружили, что при проектировании своих испытательных платформ им приходится следовать более строгим правилам.Моделирование линии передачи должно быть выполнено на макете их испытательной головки, чтобы обеспечить целостность сигнала. Сила драйвера контактов также должна быть масштабируемой, чтобы свести к минимуму отражения высокочастотного сигнала.

Анализ целостности сигнала должен выполняться при моделировании, чтобы гарантировать, что сигналы попадают в «глаз» достоверных данных
МОДЕЛИРОВАНИЕ КОНСТРУКЦИИ ИСПЫТАТЕЛЬНОЙ ГОЛОВКИ

ДПФ предпочтительнее, но не используется. Поскольку время и стоимость тестирования в тестовой системе ATE пропорциональны количеству мегабитов на микросхеме памяти, тестирование больших микросхем DDR становится очень дорогостоящим. В новых чипах DDR активно используются универсальные функции Design-For-Test (DFT). Он пытается включить внутренние узлы, которые достаточно контролируемы и наблюдаемы. Конкретные методы DFT, включающие обеспечение режимов параллельного тестирования для одновременного тестирования нескольких массивов, были предложены JEDEC, комитетом по отраслевым стандартам. К сожалению, он не был принят из-за чрезмерного внимания к размеру кристалла кристалла. DDR рассматривалась как товар, который должен иметь минимальный размер кристалла для ценовой конкуренции.

Тестирование модуля памяти

К тестированию модулей памяти предъявляются другие требования. Производители модулей DDR предполагают, что DDR были протестированы на отказ полупроводников на уровне микросхем. Поэтому их тест сосредоточен на функциональных упражнениях и ошибках сборки. С новыми модулями памяти DDR DIMM (двухрядный модуль памяти) и SODIMM (маленький двухрядный модуль памяти) мы, скорее всего, увидим три разных подхода к тестировщикам модулей памяти:

Два прохода читаются при тестировании DDR. Вероятно, это самый простой в сборке тестер. Большинство компаний, занимающихся тестированием, внесут небольшие изменения в свои существующие тестеры SDR, чтобы создать этот тестер DDR, который можно быстро вывести на рынок. В режиме записи тестер SDR записывает идентичные данные в два последовательных бита памяти DDR. При обратном считывании тестер SDR может сначала прочитать нечетные биты данных (каждый второй бит) из модуля DDR. Затем он выполнил второй проход, чтобы прочитать четные биты, сдвинув защелку данных на половину тактового периода. По сути, это позволит тестеру получить полный доступ ко всем ячейкам памяти DDR. Этот тип метода испытаний не может включать настоящее испытание на разрыв и не является испытанием на реальное время цикла.

Тестер, использующий контроллер реального времени. Несложно разработать тестер DDR, использующий контроллер ASIC реального времени. В конце концов, новые блоки ASIC продемонстрировали, что они могут легко достичь необходимой частоты 266 МГц. Однако из-за большого количества тестеров и ценовой конкуренции на рынке программируемая вентильная матрица (FPGA) является предпочтительным логическим ядром для обоснования стоимости/объема.

Создание контроллера памяти с частотой 266 МГц на ПЛИС — непростая задача, поскольку для достижения такой производительности потребуется новейший чип с шириной линии 0,18 микрона. Несмотря на то, что 0,18-микронные чипы доступны, программы синтеза еще не полностью отлажены. Чтобы преодолеть все препятствия, необходимы тесные рабочие отношения с поставщиками ПЛИС.

Такой тестер будет не только недорогим, но и обеспечит скорость и точность тестирования.

Тестер «родной среды». Независимо от всех других методов тестирования производители модулей памяти всегда ищут совершенный «симулятор материнской платы». Они считают, что лучший тест будет проведен на реальной материнской плате в реальных условиях эксплуатации. Однако производители также знают, что материнская плата ПК имеет врожденные проблемы, которые не позволяют использовать ее в качестве тестера. Проблемы связаны с медленным временем загрузки, медленным временем выполнения теста, а также относительно коротким сроком службы сокетов модулей памяти.

Благодаря технологическим прорывам эти проблемы можно решить с помощью специального аппаратного и программного обеспечения. Будут представлены новые тестеры модулей DDR «Native Environment». Они будут построены с процессорами X86 и наборами микросхем для ПК. Эти тестеры уберут медленную загрузку, внедрив специальные тестовые операционные системы. Он также будет использовать комбинацию выполнения кэша со специальным программным алгоритмом для тайм-аута сокетов DIMM. Это означает, что теперь вы можете заменить модуль DUT (тестируемое устройство) без необходимости физического выключения питания и перезагрузки системы. Ну и конечно тестер в виде материнской платы не придет. Вместо этого он будет выглядеть как тестер с оптимизированным удобством тестировщика. Он также будет иметь усиленное тестовое гнездо для тяжелых циклов вставки.

Обработка теста модуля DDR DIMM

Но, прежде всего, хороший тестер модулей памяти нуждается в совместимом автоматическом обработчике для завершения производственного решения. Обычно в обработчике модулей памяти используется контактор с золотыми пальцами для обеспечения контакта электрического щупа с выводами подключения модуля памяти. На частоте DDR 266 МГц контакторы длиной 2 дюйма ухудшили бы сигнал до точки ошибки измерения.Чтобы удовлетворить потребности, на рынке появился новый класс обработчиков, использующих тестирование «прямого сокета». Этот тип автоматического обработчика модулей памяти использует обычный тестовый сокет, используемый при ручном тестировании. Манипулятор аккуратно вставляет тестируемый модуль в тестовый разъем, имитируя обычное ручное вставление. Затем модуль проверяется и осторожно извлекается из тестового гнезда.

ROBOFLEX HANDLER ДЛЯ ПРЯМОЙ ВСТАВКИ РАЗЪЕМА CST

Преобразование теста DDR носит эволюционный, а не революционный характер. JEDEC (комитет по установлению отраслевых стандартов) не стоит на месте в отношении этой технологии. Вместо этого у него есть дорожная карта по дальнейшему развитию памяти DDR. На пути будет DDR333 для временных рамок 2002 года, а затем DDRII для 2004 года. Физический корпус также будет мигрировать с TSOPII (тонкий пластиковый корпус небольшого размера) на FBGA (матрица шариковой решетки с перевернутым чипом). Инженеры по тестированию памяти будут продолжать решать задачи и работать над этими изменениями.

От: Сесил Хо / CST Marketing
Авторские права © 2019 CST, Inc. Все права защищены

Статьи и колонки, содержащиеся в этом разделе, написаны членами сообщества журнала Signal Integrity Journal, обладающими опытом тестирования и измерения.

Интерфейсы памяти DDR становятся все более распространенными и создают уникальный набор проблем для разработчиков высокоскоростных встраиваемых систем. В этой статье мы рассмотрим, что такое тестирование интерфейсов DDR, уделив основное внимание физическому уровню и решениям распространенных проблем.

Тесты на физическом уровне позволяют убедиться, что уровни напряжения, синхронизация и точность сигнала соответствуют требованиям для правильной работы системы. Это отличается от тестирования на уровне протокола, которое определяет, правильно ли взаимодействуют контроллер и микросхемы памяти на цифровом уровне и выше.

В области тестирования физического уровня есть три подкатегории:

Соответствие. Соответствуют ли выходные сигналы устройства спецификации JEDEC?
Проверка: правильно ли взаимодействуют устройства в системной среде?
Отладка: почему мое устройство/система не работает должным образом?

Тест на соответствие – это множество специальных обязательных тестов; эти тесты критически важны для поставщиков DRAM и контроллеров. Проверочные тесты, которые носят менее предписывающий характер, но требуют более полного представления о поведении системы, имеют решающее значение для системных интеграторов. Отладка требует исчерпывающего представления о поведении системы и обычно является следствием неудачных тестов на соответствие и/или ошибочного поведения системы.

Рисунок 1. Анализ взаимодействия между высокоскоростными сигналами и командной шиной позволяет лучше понять поведение DDR

Какие сигналы DDR важны для такого тестирования? При проверке соответствия и проверки на физическом уровне самые быстрые сигналы, показанные на рисунке 1, являются наиболее важными: часы (CK), строб (DQS) и данные (DQn). Эти сигналы должны быть проанализированы как аналоговые сигналы, чтобы полностью охарактеризовать точность их сигнала. А поскольку в интерфейсе DDR много линий данных, тестирование всех из них требует много времени. Таким образом, во многих случаях моделирование на уровне платы выявляет наиболее вероятные строки данных для наихудшего случая, чтобы изолировать их для тестирования.

Рис. 2. Показан пример полной системы анализа DDR

Чтобы получить более полное представление на системном уровне, анализ взаимодействия между высокоскоростными сигналами CK, DQ и DQS и более медленной шиной команд дает более глубокое представление о поведении. Во многих случаях достаточно получить цифровое состояние этих сигналов, если при этом достигается высокая точность синхронизации.

Как будет выглядеть полная система анализа DDR? На рис. 2 приведен пример. Для сбора аналоговых сигналов широкополосный осциллограф сочетается с дифференциальными пробниками с низкой нагрузкой. Цифровые сигналы требуют цифрового анализатора с высокой частотой дискретизации и широкополосного цифрового пробника. Программное обеспечение для анализа на осциллографе идентифицирует всплески и выполняет измерения.

Рис. 3. Показан типичный корпус BGA для памяти DDR

Теперь давайте рассмотрим некоторые конкретные проблемы, с которыми приходится сталкиваться при внимательном изучении этих интерфейсов.

Первая тестовая задача — просто получить доступ к интересующим сигналам.В настоящее время микросхемы DRAM поставляются в корпусах с шариковой решеткой (BGA), которые припаяны волной пайки к соответствующему набору контактных площадок на печатной плате (рис. 3). Как добраться до этих площадок?

Рисунок 4. Переходники, расположенные между микросхемой DRAM и печатной платой, могут упростить доступ к сигналу

Три распространенных подхода к обеспечению доступности паяных соединений BGA включают: переходные отверстия на задней стороне, промежуточные переходники и резисторы серии DIMM. Если они включены в разводку печатной платы, переходные отверстия на задней стороне могут стать идеальным местом для исследования сигналов DDR. Как правило, хорошая точность передачи сигнала достигается за счет близости переходных отверстий к оконечной нагрузке. Однако многие устройства, такие как двухранговые модули DIMM и плотные встроенные системы, делают этот вариант доступа несостоятельным.

Второй вариант интерпозеров также может быть полезен в ситуациях с затрудненным доступом (рис. 4). Как и в случае с задними переходными отверстиями, переходники обеспечивают достаточно хорошую точность передачи сигнала. Однако они создают дополнительную сложность, если розетка должна быть установлена правильно. Кроме того, на переполненных печатных платах могут возникнуть проблемы с размером промежуточного звена.

Рис. 5. Резисторы серии DIMM — хорошая альтернатива двухранговым модулям DIMM

Если задействованы двухранговые (или двусторонние) модули DIMM, переходные отверстия на задней стороне будут недоступны. Это делает резисторы серии DIMM хорошим альтернативным местом для доступа к сигналу (рис. 5). Недостатком этого подхода является то, что расстояние между зондом и выводами DRAM может привести к проблематичным отражениям от приемника.

Этот контент первоначально появился в блоге Teledyne LeCroy Test Happens.

Внедрение 5G способствует развитию множества интересных технологий — от дополненной реальности (AR) и искусственного интеллекта (ИИ) до облачных вычислений и Интернета вещей. Все они основаны на более быстром хранении и доступе к большему количеству данных, отсюда и важность памяти пятого поколения (DDR5). DDR5 улучшает полосу пропускания, плотность и эффективность канала, но более высокие скорости передачи данных и более высокие скорости передачи сигнала приводят к сложным конструкциям, которые раздвигают границы целостности сигнала и требуют более высоких измерений производительности для обеспечения соответствия, отладки и проверки.

Решения для памяти

Передатчик TekExpress DDR5 соответствует требованиям стандарта памяти JEDEC, поэтому вы можете тратить больше времени на проверку конструкции памяти и меньше времени на сбор данных. Программное обеспечение для автоматизации тестирования DDR5 доступно для осциллографов смешанных сигналов MSO/DPO70000 и высокопроизводительных осциллографов ATI DPO70000SX.

Автономное приложение DDR DFE
DFE-анализ пакетного трафика DDR и глазковые измерения записи данных
Извлечение с помощью SDLA
До 8 400 млн транзакций/с в определяемом пользователем режиме.

LPDDR5

Передатчик TekExpress LPDDR5 соответствует последним требованиям стандарта памяти JEDEC, поэтому вы можете с уверенностью проверять проекты LPDDR5 DRAM при максимальной скорости передачи данных. Поддерживается на осциллографах смешанных сигналов MSO/DPO70000 и высокопроизводительных осциллографах ATI DPO70000SX.

Автоматическое разделение пакетов чтения и записи
Методы удаления с помощью SDLA.
Ускорение выхода на рынок
Поддерживается метод обнаружения множественных пакетов: чтение и запись, только запись, только чтение и визуальный поиск.
Маска формы шестиугольника и анализ полей для записи данных, CA, измерения CS Eye.

DDR/LPDDR, поколения 3 и 4

Высокая скорость передачи данных, гибкость и проверенная технология делают предыдущие поколения DDR4, LPDDR4, DDR3 и LPDDR3 DRAM чрезвычайно распространенными в носимых устройствах, медицине и приложениях IoT.

ПО для автоматизации тестирования DDR4/LPDDR4 и DDR3/LPDDR3 доступно для использования с осциллографами смешанных сигналов MSO/DPO70000 и высокопроизводительными осциллографами ATI DPO70000SX. Программное обеспечение для автоматизации DDR3/LPDDR3 также доступно для использования с осциллографами смешанных сигналов Tektronix 6 Series B MSO.

< /p>

Дизайн DDR SDRAM (синхронная динамическая оперативная память с удвоенной скоростью передачи данных) представляет собой очень сложную конструкцию для встраиваемых одноплатных компьютеров (SBC). Особенно это касается разводки печатных плат. Раздел DDR топологии печатной платы может быть одним из самых трудоемких участков в проекте печатной платы. В малом форм-факторе встроенная конструкция SBC также может быть одной из самых плотных областей печатной платы. Недвижимость, как правило, стоит дорого, а это означает, что добавление аппаратных «крючков» для отладки интерфейса DDR может оказаться нецелесообразным или даже невозможным. Компоновка печатной платы является одним из ключевых элементов, влияющих на успешность дизайна DDR. Важно следовать указаниям и рекомендациям производителя DDR по компоновке и дизайну печатной платы. Выполнение симуляций перед компоновкой помогает ориентироваться в компоновке печатной платы, и соблюдение передовых методов проектирования компоновки печатной платы является обязательным. Дизайн памяти DDR не для «слабонервных».
После того, как все было сделано для обеспечения хорошего дизайна SBC, пришло время посмотреть, окупились ли все эти усилия. Я сделал много доработок для плат, разработанных Embedded Planet. Эти конструкции плат имели интерфейсы SDR SDRAM (одинарная скорость передачи данных), DDR1, DDR2, DDR3 и вскоре DDR4. Многие производители процессоров предоставляют SDK для своих процессоров на основе u-boot с открытым исходным кодом и Linux. Платы Embedded Planet обычно используют u-boot для инициализации платы и загрузочного кода, чтобы воспользоваться преимуществами работы, проделанной производителями процессоров и многими другими опытными разработчиками. Для большинства плат Embedded Planet u-boot находится в NOR FLASH.
После инициализации контроллера DDR u-boot перемещается в оперативную память. U-boot, работающий в оперативной памяти, — хороший первый шаг в тестировании DDR. U-boot предоставляет тест памяти (mtest), который можно запустить для проверки правильности конфигурации DDR, но имейте в виду, что этот тест памяти недостаточно надежен, чтобы выявить некоторые временные ошибки DDR, которые могут вызывать периодические сбои и недетерминированные сбои. Не исключайте проблемы с контроллером DDR и синхронизацией, если у вас возникают трудности с запуском и запуском ОС или возникают периодические сбои, даже если память DDR проходит тест mtest в u-boot. Утилита под названием memtester для Linux представляет собой утилиту пользовательского пространства для тестирования памяти и хороша для выявления периодических и недетерминированных сбоев.
Многие параметры контроллера DDR можно настроить на основе временных параметров, которые берутся непосредственно из спецификации производителя при использовании дискретных компонентов памяти DDR и из SPD EEPROM модуля DIMM. Однако обычно несколько параметров контроллера DDR зависят от платы и компоновки печатной платы, например, параметры CPO и CLK_ADJUST в контроллерах DDR процессоров Freescale PowerQUICC и QorIQ. Хорошим началом для устранения любых сбоев DDR является выявление и уделение особого внимания этим параметрам платы.

При разработке с использованием новейших модулей памяти SRAM (DDR2, DDR3, DDR4, LPDDR) необходимо изучить контроллер памяти внутри SoC, а затем использовать эту информацию, чтобы выяснить, как настроить систему памяти для достижения оптимальной производительности. Это может занять много времени у дизайнера. Функциональное тестирование DDR на основе процессора ScanWorks (PFTDDR) значительно упрощает эту работу, предоставляя собственный IP-адрес, специфичный для контроллера памяти SoC, который позволяет инженеру быстро находить значения настройки для максимизации производительности проекта. Затем эти значения можно легко повторно использовать для программы тестирования DDR в производстве и/или при тестировании в климатической камере с помощью ScanWorks. Калибровка образцов-прототипов является неотъемлемой частью определения оптимальных значений, необходимых для производства.

Когда оптимизация производительности системы памяти имеет значение… ScanWorks PFTDDR обеспечивает!

Увеличение охвата тестами – ключ к быстрому поиску ошибок и повышению доходности

Сегодня почти все платы имеют проблемы с тестовым доступом из-за сочетания функциональной плотности и размера платы. Граничное сканирование было ведущей технологией тестирования плат для устранения отсутствия доступа, и чем больше у вас устройств граничного сканирования, тем лучше покрытие тестами. Но граничное сканирование имеет свои ограничения, когда устройства не имеют граничного сканирования или вам нужен более широкий спектр неисправностей, чем просто короткое замыкание и размыкание, особенно с современными высокоскоростными технологиями ввода-вывода SerDes и различными топологиями шины. Функциональный тест на базе процессора ScanWorks (PFT) и тест DDR (PFTDDR) помогут решить эти сложные проблемы.

Когда максимальное покрытие тестами имеет значение… ScanWorks PFTDDR и PFT дают результат!

Функциональный тест DDR на базе процессора для настройки

ScanWorks Processor Functional Test для DDR предоставляет самые быстрые средства, помогающие разработчикам с оптимальными конфигурациями DDR и сокращающие цикл разработки настройки DDR. Это достигается за счет включения настраиваемой части кода, которую дизайнер должен будет разработать как часть продукта. Настройка специфична для контроллера памяти SoC. IP просматривает все допустимые значения для выравнивания записи и компенсации задержки, а затем экспортирует таблицу с возможными значениями, которые разработчик может использовать для оптимальной производительности DDR или конфигураций с ограничениями окружающей среды. Этот код готов к работе во встроенной памяти (OCM) без изменений.

Настройка и калибровка являются ключевыми факторами эффективности проектирования. Смотрите видео ниже, чтобы узнать, как это сделать.

Поддерживаемые процессоры

Функциональный тест процессора для DDR

Функциональное тестирование на основе процессора ScanWorks для DDR предоставляет самые быстрые средства, помогающие разработчикам с оптимальными конфигурациями DDR и сокращающие цикл разработки тестов, что позволяет выполнять проекты в соответствии с графиком. Как и другие члены семейства ScanWorks PFx (быстрое программирование на основе процессора, функциональное тестирование на основе процессора), функциональное тестирование на основе процессора для DRR использует основную часть, ЦП и OCM (встроенную память) SoC в качестве цели для контролирующий агент. Эта прошивка уменьшит нагрузку на знания для калибровки, настройки и разработки функциональных тестов DDR. Он предоставляет все необходимое для быстрого и комплексного решения по настройке и тестированию всей памяти DDR. Тесты памяти включают:

Прохождение 0 и 1
Проверка адресной строки
Тестирование шума шины данных
Тест ячеек памяти
Тестирование на скорости
Пройти мартовское тестирование
Тестирование пакетной передачи
Тесты производительности
Тест одновременного переключения выхода

Для этой прошивки не требуется операционная система или загрузчик, поэтому она идеально подходит для разработки первых прототипов плат. Функциональный тест на основе процессора ScanWorks для DDR предназначен для экономии времени при разработке и повышения качества продукции для SoC на базе Arm Cortex от Xilinx и NXP. SoC на базе Arm предоставляют мощную платформу для разработки продуктов во многих сегментах рынка, таких как оборона, автомобилестроение, встроенное зрение, IoT и IIoT. Общая нить на всех этих рынках развивается с памятью DDR.

Преимущество однокристальной системы, позволяющей уменьшить количество микросхем, сопряжено с затратами, связанными с необходимостью дополнительных знаний как для разработки, так и для производственных испытаний конфигурации встроенного контроллера памяти DDR. ScanWorks PFx снижает объем знаний и повышает качество. Сочетание ScanWorks и правильной системы на кристалле ARM обеспечит успех вашего проекта разработки.

Читайте также: