Набор сигналов для обмена информацией между процессором и внутренними устройствами
Обновлено: 21.11.2024
Вы будете экспериментировать с механизмами, необходимыми для синхронизации асинхронных систем с использованием аппаратного и программного подтверждения, а также явного и неявного подтверждения. Вы создадите проект, состоящий из нескольких файлов C. Мы также рассмотрим использование переменных в программных макросах.
2. Цели:
Напишите библиотеку функций, предоставляющую общую возможность отображать строки текста, символов и чисел в определенных позициях на ЖК-дисплее. Все эти функции имеют строгие временные требования.
3. Базовые знания:
4. Список оборудования подразделения
4.1. Оборудование
Кроме того, мы предлагаем следующие инструменты:
4.2. Программное обеспечение
На вашей рабочей станции должны быть установлены следующие программы:
5. Выводы проекта
6. Основные понятия
6.1. Связь
Цифровая связь — это электронная передача информации между двумя электронными устройствами. Параллельная связь — это метод одновременной передачи нескольких битов двоичных данных. Это контрастирует с последовательной связью, которая рассматривается в Модуле 4 и передает только один бит за раз. Как параллельная, так и последовательная связь могут иметь дополнительные сигналы, например тактовый сигнал для управления потоком данных, сигнал для управления направлением потока данных и сигналы квитирования.
7. Справочная информация
7.1. Рукопожатие: что и зачем
Квитирование – это механизм, используемый для облегчения передачи данных между двумя системами, которые могут работать на разных тактовых частотах. Проще говоря, это набор сообщений или сигналов, которыми обмениваются два устройства, которые контролируют передачу данных. Отправитель — это устройство, которое является источником информации, а получатель — это устройство, предназначенное для назначения информации. Для эффективного обмена информацией отправителю необходимо знать, во-первых, находится ли получатель в состоянии, в котором он может получить информацию, и во-вторых, когда информация была получена. Получатель должен знать, когда информация готова к отправке и когда отправитель определяет, что получатель получил информацию.
Точная реализация процесса квитирования существует во многих формах, но ее можно классифицировать как явную или неявную. Явное квитирование использует выделенные аппаратные управляющие сигналы для указания предстоящего действия отправителя и готовности принимающего устройства, как показано на рис. 7.1. Каждый из двух сигналов квитирования имеет два возможных состояния. Основные понятия заключаются в том, что принимающее устройство должно указывать, когда оно готово к приему данных и когда это сделано. Отправляющее устройство должно сообщать принимающему устройству, когда новые данные готовы и когда данные больше не доступны.
Рисунок 7.1. Соединение для 4-этапного квитирования.
Временная диаграмма, показанная на рис. 7.2, иллюстрирует последовательность событий, необходимых отправителю для передачи данных получателю с использованием четырехэтапного протокола квитирования. Заштрихованная область на сигнале данных указывает интервалы, когда разрешено изменение уровня данных с высокого на низкий или с низкого на высокий. В момент времени «А» получатель устанавливает высокий уровень сигнала RxRdy, чтобы указать отправителю, что он готов принять данные. Когда у отправителя есть информация для отправки получателю, он сначала устанавливает высокий или низкий уровень сигналов данных (указано в момент времени «B»), а затем устанавливает высокий уровень сигнала TxReq в момент времени «C», чтобы указать, что данные теперь доступны для чтения. . Интервал времени между «B» и «C» называется временем установки данных и задается принимающим устройством. В какой-то момент в промежутке между моментами времени «С» и «D» принимающее устройство считывает шину данных. Затем принимающее устройство устанавливает низкий уровень сигнала RxRdy, чтобы указать отправителю, что оно получило данные. Затем отправляющее устройство устанавливает низкий уровень своего сигнала TxReq в момент времени «E», чтобы указать получателю, что данные больше не доступны на шине данных. Данные не должны фактически изменяться до времени «F», чтобы соответствовать времени хранения данных, указанному принимающим устройством. Минимальное время между последовательными временными точками, отмеченными буквой «А», называется временем цикла. Независимо от того, насколько быстро отправитель может отправлять данные, максимальная скорость обмена данными должна соответствовать характеристикам принимающего устройства.
Рисунок 7.2. Временная диаграмма четырехэтапного установления связи, показывающая два полных цикла.
Для двунаправленного обмена данными сигнал квитирования должен быть зеркально отражен, как показано на рис. 7.3. Данные, передаваемые только в одном направлении (как показано на рис. 7.1), называются симплексными сообщениями. Когда связь ограничена одним направлением в любой момент времени, это называется полудуплексным режимом. Обычно это имеет место для устройств, которые используют общую линию передачи данных, как показано на рис. 7.3. Полнодуплексный режим означает одновременный двунаправленный обмен данными и требует отдельных линий передачи данных.
Рисунок 7.3. Двунаправленное соединение для четырехфазного квитирования.
Четырехэтапная схема квитирования может использовать явный стробирующий сигнал от отправителя к получателю и неявное квитирование от получателя к отправителю. Отправитель неявно предполагает, что получатель готов, при условии соблюдения временных ограничений для принимающего устройства. На рисунках 7.4 и 7.5 показаны два общих четырехфазных интерфейса квитирования. Поскольку устройство «А» управляет как синхронизацией, так и направлением потока данных, такая конфигурация обычно называется операцией ведущий-ведомый. На рисунках 7.6 и 7.7 показано время четырехэтапного подтверждения связи с приемником, что подразумевает, что устройство всегда готово к приему новых данных. Кроме того, отправляющее устройство предполагает, что принимающее устройство подтвердило передачу данных по истечении заданного периода времени. В обоих случаях интервал между B и C называется временем установки данных, а интервал между D и F называется временем хранения данных. На рис. 7.6 интервал между A и B называется временем настройки управления, а время между D и E называется временем удержания управления.
Рисунок 7.4. Полудуплекс с использованием строба ENABLE и управления чтением/записью.
Рисунок 7.5. Полудуплекс с отдельными стробами чтения и записи.
Рисунок 7.6. Временная диаграмма четырехфазного установления связи с подразумеваемой готовностью приемника, соответствующая рис. 7.4.
Рисунок 7.7. Временная диаграмма четырехфазного квитирования с подразумеваемой готовностью приемника, соответствующая рис. 7.5.
Существует также двухэтапная схема установления связи, которая выходит за рамки этого обсуждения. Заинтересованный читатель должен обратиться к веб-ссылке Velocity Reviews, чтобы узнать о различиях между четырехфазным и двухэтапным квитированием.
7.2. Аппаратный интерфейс ЖК-дисплея
Таблица 7.1. Назначение контактов PIC32 для ЖК-интерфейса.
Процессор должен поддерживать высокий уровень сигнала E в течение минимального времени, указанного периодом tw. Ожидается, что процессор будет поддерживать логический уровень для RS и R/W в течение периода, превышающего th1, а данные должны оставаться на постоянных логических уровнях на выходных контактах в течение периода, равного или превышающего которое определяется временем удержания данных записи, th2.
Рисунок 7.8. Время цикла записи символов на ЖК-дисплее.
Рисунок 7.9. Время цикла чтения ЖК-дисплея.
Минимальное время, по истечении которого операция чтения или записи может быть повторена, задается временем цикла включения, tc. В таблице 7.2 представлены значения временных параметров как для циклов чтения, так и для циклов записи. Время, указанное в Таблице 7.2, является временем наихудшего случая для напряжения питания в диапазоне от 2,7 В до 4,5 В и рабочей температуры в диапазоне от -30 °C до +85 °C.
| Mode | Характеристика | Символ | Мин | Типичный | Макс. | Единицы |
|---|---|---|---|---|---|---|
| Режим записи См. рис. 6.8 | E Время цикла | tc | 1000 | - | ns | |
| E Время нарастания/спада | tr, tf | - | - | 25 | ||
| E Ширина импульса (высокий, низкий) | tw | 450 | - | - | ||
| Время настройки R/W и RS | tsu1 | 60 | - | - | ||
| Время удержания R/W и RS | tH1 | 20 | - | - | ||
| Время установки данных | tsu2 | 195 | - | - | ||
| Время удержания данных | tH2 < /td> | 10 | - | |||
| Режим чтения См. рис. 6.9 | E Время цикла | tc | 1000 | - | ns< /td> | |
| E Время нарастания/спада | tr, tf | - <тд >- | 25 | |||
| E Ширина импульса (высокий, низкий) | tw | 450 | - | - | ||
| Время настройки R/W и RS | tsu1 | 60 | - | - | ||
| R/W и время удержания RS | tH1 | 20 | - | - | ||
| Время задержки вывода данных | td | - | - | 360 | ||
| Время хранения данных | tH2 | 5 | - |
7.3. Программный интерфейс ЖК-дисплея
Рисунок 7.10. Диаграмма потока данных для управления ЖК-дисплеем.
Рисунок 7.11. Диаграмма потока управления для инициализации ЖК-дисплея.
Рисунок 7.12. Блок-схема управления операцией записи ЖК-дисплея с использованием битового взрыва.
Рисунок 7.13. Блок-схема управления операцией чтения с ЖК-дисплея с использованием битового взрыва.
Рисунок 7.14. Блок-схема управления символами ЖК-дисплея.
7.3. Потрясающий ЖК-интерфейс
Листинг 7.1. Пример битового кода для функции LCD_read
7.5. ЖК-интерфейс параллельного основного порта
Целью PMP является обеспечение единого интерфейса параллельной шины данных с несколькими устройствами. Общая архитектура параллельной шины данных показана на рис. 7.15. Рисунок 7.16 иллюстрирует связь между сигналами PMP PIC32 и ЖК-дисплеем. Обратите внимание, что рис. 7.16 соответствует той же общей конфигурации контактов ввода-вывода, что и на рис. 7.4.
Рисунок 7.15. Архитектура параллельной шины данных.
Рисунок 7.16. Интерфейс PIC32 PMP с ЖК-дисплеем.
Листинг 7.2. Код инициализации PMP для ЖК-интерфейса
Переменная cfg3 установлена для PMP_PEN_0, указывая на то, что разрешен только бит 0 адреса PMP, который записывается в адресный регистр параллельного порта PMADDR.
Последний параметр отключает прерывания PMP. Если прерывание PMP включено, а PMP сконфигурирован для ведущего режима, прерывание будет генерироваться при каждой завершенной операции чтения и записи. Если прерывание PMP отключено, необходимо будет опросить PMFLAG, чтобы определить, когда циклы чтения и записи PMP завершены.
Рисунок 7.17. Временная диаграмма PMP для начального, среднего и конечного периодов ожидания.
(2) $[B+(M+1)+E] * T_PB = (5) * 100 нс = 500 нс$
Поскольку PMP синхронизируется с часами периферийной шины, вполне вероятно, что цикл PMP медленнее, чем у основного ЦП, а это означает, что PMP также имеет флаг занятости, который необходимо опрашивать перед записью или чтением следующего байта. Если прерывание PMP отключено, единственный способ определить, готов ли PMP к следующему циклу чтения или записи, — это опрос флага PMP. Функция PPMmasterWrite, представленная в периферийной библиотеке PIC32, опрашивает флаг PMP, чтобы убедиться, что он был очищен перед записью. Код для записи на ЖК-дисплей с помощью PMP показан в листинге 7.3.
Листинг 7.3. Функция записи на ЖК-дисплей с помощью PMP
Чтение PMP требует двух последовательных операций чтения, как показано в листинге 7.4. На рис. 7.17 показано, что PIC32 считывает флаг занятости 14 раз, прежде чем флаг занятости сбрасывается. Поскольку функция readLCD вызывает mPMPMasterReadByte(); два раза подряд перед возвратом значения, функция readLCD вызывается только семь раз до того, как Busy Флаг возвращается как ноль. Независимо от того, сколько раз считывается флаг занятости, ЖК-дисплей не возвращает значение флага занятости, равное нулю, до истечения 33,6 мкс после операции записи на ЖК-дисплей. Захват времени для PMP показан в Приложении B.
Листинг 7.4. Функция чтения с ЖК-дисплея с помощью PMP
Дополнительные сведения о PIC32 PMP см. в разделе 13 справочного руководства по семейству PIC32.
Центральный процессор (ЦП) направляет компьютер на различные этапы решения проблемы.
Связанные термины:
Скачать в формате PDF
Об этой странице
Адаптация и оценка симплексного алгоритма для архитектуры потока данных
Урош Чибей, Юрий Михелич, Достижения в области компьютеров, 2017
2.2 Вид программиста
Чтобы программист мог разработать законченную программу, необходимо написать три компонента.
обычно написанный на языке программирования C, код ЦП управляет выполнением и использует DFE в качестве блока обработки, вызывая подходящие функции, предоставляемые компилятором Maxeler.
Каждое ядро реализует определенную функциональность и примерно соответствует абстракции функции. Он имеет набор входных потоков и набор выходных потоков.
Менеджер — это компонент, который соединяет потоки данных от ЦП к ядрам-получателям и наоборот. Он устанавливает соединения между ядрами и LMem, а также связывает ядра между собой. Диспетчер также создает интерфейсы, с помощью которых код ЦП взаимодействует с DFE.
Диспетчер и ядра написаны на предметно-ориентированном языке MaxJ. Этот язык представляет собой надмножество языка программирования Java с несколькими расширениями, более подходящими для упрощения создания программ потока данных.
Компилятор преобразует описание ядер в граф потока данных, и этот граф физически размещается на микросхеме FPGA серверной частью. Серверная часть обычно очень требовательна к вычислительным ресурсам, поскольку необходимо учитывать множество структурных ограничений.
Схема этой архитектуры представлена на рис. 1.
Рис. 1 . Схематический обзор компонентов системы потока данных. серая рамка обозначает микросхему FPGA. Взгляд программиста на архитектуру показан в виде файлов, которые необходимо реализовать для каждой программы, файл .maxj написан на языке MaxJ, тогда как поток управления обычно написан на C или C++, но поддерживаются и другие языки. .
КОМПЬЮТЕРНЫЙ ДИЗАЙН
Доминик Росато, Дональд Росато, Дизайн изделий из пластмассы, 2003 г.
Центральный процессор
Центральный процессор компьютера (ЦП) — это часть компьютера, которая извлекает и выполняет инструкции. Процессор, по сути, является мозгом CAD-системы. Он состоит из арифметико-логического блока (АЛУ), блока управления и различных регистров. Центральный процессор часто называют просто процессором. АЛУ выполняет арифметические операции, логические операции и связанные с ними операции в соответствии с инструкциями программы.
Блок управления управляет всеми операциями ЦП, включая операции АЛУ, перемещение данных внутри ЦП, а также обмен данными и управляющими сигналами через внешние интерфейсы (системную шину). Регистры — это быстродействующие блоки внутренней памяти ЦП. Некоторые регистры видны пользователю; то есть доступный для программиста через набор машинных инструкций. Другие регистры предназначены исключительно для ЦП в целях управления. Внутренние часы синхронизируют все компоненты ЦП. Тактовая частота (количество тактовых импульсов в секунду) измеряется в мегагерцах (МГц) или миллионах тактовых импульсов в секунду. Тактовая частота по существу измеряет, насколько быстро процессор обрабатывает инструкции.
Оборудование
Центральный процессор управляет всем. Он извлекает программные инструкции по своей шине «на стороне инструкций» (IS), считывает данные по своей шине «на стороне данных» (DS), выполняет инструкции и записывает результаты на шину DS. ЦП может работать на частоте SYSCLK до 80 МГц, что означает, что он может выполнять одну инструкцию каждые 12,5 нс. ЦП способен умножать 32-разрядное целое число на 16-разрядное целое число за один цикл или 32-разрядное целое число на 32-разрядное целое число за два цикла. Блока с плавающей запятой (FPU) нет, поэтому вычисления с плавающей запятой выполняются программными алгоритмами, что делает операции с плавающей запятой намного медленнее, чем вычисления с целыми числами.
ЦП представляет собой ядро микропроцессора MIPS32® M4K®, лицензированное компанией Imagination Technologies. ЦП работает при напряжении 1,8 В (обеспечиваемом стабилизатором напряжения, встроенным в PIC32, поскольку он используется на плате NU32). Контроллер прерываний, обсуждаемый ниже, может уведомлять ЦП о внешних событиях.
Встроенные процессоры
Внутренние шины ЦП
Шины ЦП — это механизмы, соединяющие другие компоненты ЦП: АЛУ, ЦП и регистры (см. рис. 4-22). Шины — это просто провода, которые соединяют между собой различные другие компоненты ЦП. Каждая шина обычно делится на логические функции, такие как данные (которые переносят данные в двух направлениях между регистрами и АЛУ), адрес (который несет в себе расположение регистров, содержащих данные для передачи), управление (который передает управление информацию о сигналах, такую как временные и управляющие сигналы, между регистрами, ALU и CU) и т. д.
Рисунок 4-22. Ядро и шины PowerPC. [15]
В ядре PowerPC есть управляющая шина, по которой управляющие сигналы передаются между АЛУ, CU и регистрами. То, что PowerPC называет «исходными шинами», — это шины данных, передающие данные между регистрами и АЛУ. Существует дополнительная шина, называемая обратной записью, которая предназначена для обратной записи данных, полученных с исходной шины, непосредственно обратно из модуля загрузки/сохранения в фиксированные регистры или регистры с плавающей запятой.
Примечание. Во избежание дублирования автобусы будут более подробно обсуждаться в главе 7 .
Микрокомпьютерная аппаратура и управление
Чтение/запись памяти
ЦП всегда контролирует направление потока данных в БД, поскольку, хотя он и является двунаправленным, данные могут перемещаться только в одном направлении за раз. ЦП выдает специальный сигнал управления чтением/записью (R/W) (рис. 3.2), который активирует схемы в памяти, определяющие направление потока данных. Например, когда линия чтения/записи (R/W) имеет высокий уровень, ЦП передает информацию из ячейки памяти в ЦП.
Временная диаграмма операции чтения из памяти показана на рис. 3.3.
Рис. 3.3. Время чтения/записи.
Предположим, что компьютеру была дана инструкция прочитать данные из ячейки памяти номер 10. Чтобы выполнить операцию чтения, ЦП переводит линию чтения/записи в высокий уровень, чтобы активировать схему памяти при подготовке к операции чтения. Практически одновременно на АБ размещается адрес для местоположения 10 («адрес действителен» на рис. 3.3). В память АБ отправляется число 10 в 16-битном двоичном коде (0000 0000 0000 1010). Двоичные электрические сигналы, соответствующие 10, управляют определенными цепями в памяти, чтобы заставить двоичные данные в этом месте быть помещенными в БД. ЦП имеет внутренний регистр, который активируется во время этой операции чтения для приема и сохранения данных. Затем данные обрабатываются ЦП во время следующего цикла работы в соответствии с соответствующей инструкцией.
Аналогичная операция выполняется всякий раз, когда ЦП должен отправить данные из одного из своих внутренних регистров в память, что является операцией «записи». В этом случае линия R/W будет установлена на логический уровень, противоположный операции чтения (т.е. низкий в данном примере). Во время операции записи отправляемые данные помещаются в БД одновременно с адресом назначения в АВ. Эта операция перенесет данные из источника ЦП в место назначения, которым может быть место в памяти в ОЗУ или внешнее устройство (как будет объяснено позже).
Компьютерные системы
1.3.1 Работа системы
ЦП управляет передачей системных данных по шинам данных и адреса и дополнительным линиям управления. Требуется схема часов, обычно содержащая кварцевый генератор (как в цифровых часах); это создает точный сигнал фиксированной частоты, который управляет микропроцессором.Операции ЦП запускаются по переднему и заднему фронтам тактового сигнала, что позволяет определить их точную синхронизацию. Это позволяет событиям в ЦП выполняться в правильной последовательности с достаточным временем для каждого шага. Центральный процессор генерирует все основные управляющие сигналы на основе часов. Тот или иной ЦП можно использовать в различных системах, в зависимости от типа приложения, необходимого объема памяти, требований к вводу-выводу и т. д.
Декодер адреса управляет доступом к памяти и регистрам ввода-вывода для конкретного проекта. Как правило, программируемое логическое устройство (PLD) используется для выделения каждой микросхеме памяти определенного диапазона адресов. Код входного адреса в определенном диапазоне генерирует выходной сигнал выбора микросхемы, который включает это устройство. Регистры портов ввода-вывода, которые настроены для обработки передачи данных в систему и из нее, также получают определенные адреса с помощью того же механизма, и ЦП обращается к ним так же, как к ячейкам памяти. Назначение адресов конкретным периферийным устройствам называется картой памяти (рис. 1.6 б).
Процессор
ХАРВИ М. ДЕЙТЕЛЬ, БАРБАРА ДЕЙТЕЛЬ, Введение в обработку информации, 1986 г.
Сводка издателя
Центральный процессор (ЦП) направляет компьютер на различные этапы решения проблемы. Данные поступают в компьютер через блок ввода, обрабатываются центральным процессором и затем становятся доступными для пользователя через блок вывода. Логический вид компьютера показывает, какие функции выполняет компьютер. Физический вид компьютера показывает, как на самом деле механизмы компьютера выполняют эти функции. Центральный процессор состоит из трех логических блоков: арифметико-логического блока (ALU), основного хранилища и блока управления. Основная память сохраняет активные программы и данные. Это относительно дорого, поэтому вторичное хранилище используется для хранения программ и данных до тех пор, пока они не потребуются в основном хранилище. Набор встроенных операций компьютера называется его «набором инструкций». Компьютерная программа представляет собой набор инструкций, которые сообщают компьютеру, как решить конкретную задачу. Компьютерная программа должна находиться в оперативной памяти, чтобы компьютер мог выполнять ее инструкции.
Управление энергопотреблением
5.15.2.4.2.1 Блок процессора
Это центральный процессор (ЦП) ПЛК, то есть микропроцессор по конструкции и функциональным возможностям. Основная функция этого блока состоит в том, чтобы воспринимать входные значения через свои модули ввода/вывода, генерировать управляющие сигналы в соответствии с входными сигналами и предопределенной инструкцией (хранящейся в блоке памяти в виде программы). Затем обработанное решение передается на устройства вывода, подключенные к модулям ввода/вывода, для обновления выходных переменных [51]. Типичный цикл процесса ЦП показан на рис. 40, демонстрирующем основную идею функции процесса. Время одного цикла выполнения программы называется «время сканирования». Типичные значения времени сканирования могут составлять всего 1 м/с. Входные и выходные значения обычно хранятся в единице памяти за цикл или несколько его кратных [53] .
Рис. 40 . Рабочий цикл центрального процессора (ЦП) программируемого логического контроллера (ПЛК).
Беспроводная МЭМС для носимых сенсорных сетей
5.2.2.2 Блок обработки
Рабочие процедуры промышленной системы управления
(1) адресные пространства PCI
ЦП и все устройства PCI должны иметь доступ к общей памяти. Драйверы устройств управляют устройствами PCI и передают информацию между ними, используя эту память. Как правило, эта разделяемая память содержит регистры управления и состояния устройства, которые используются для управления устройством и чтения его состояния. Например, драйвер устройства PCI SCSI может прочитать свой регистр состояния, чтобы узнать, готово ли устройство к записи блока информации, или он может записать в управляющий регистр, чтобы запустить устройство после его включения.
Системная память ЦП может использоваться для этой общей памяти, но в этом случае каждый раз, когда устройство PCI обращается к памяти, ЦП должен будет останавливаться, ожидая завершения. Доступ к памяти обычно ограничивается одним системным компонентом за раз. Это замедлит работу системы. Это не позволяет периферийным устройствам системы бесконтрольно обращаться к основной памяти. Это было бы очень опасно; неисправное устройство может сделать систему очень нестабильной.
Периферийные устройства имеют собственные области памяти. ЦП может получить доступ к этим пространствам, но доступ устройств к системной памяти очень строго контролируется с помощью каналов DMA (прямой доступ к памяти). Устройства ISA имеют доступ к двум адресным пространствам; ISA I/O (ввод/вывод) и память ISA. В большинстве современных микропроцессоров PCI должен состоять из трех элементов: ввода-вывода PCI, памяти PCI и пространства конфигурации PCI.
Некоторые микропроцессоры, например процессор Alpha AXP, не имеют естественного доступа к адресным пространствам, отличным от системного адресного пространства. Этот процессор использует наборы микросхем поддержки для доступа к другим адресным пространствам, таким как пространство конфигурации PCI, с помощью схемы разреженного отображения адресов, которая крадет часть большого виртуального адресного пространства и сопоставляет его с адресными пространствами PCI.
Линии, используемые для передачи данных, называются шиной данных, а линии, передающие сигналы, разрешающие различным устройствам взять на себя управление шиной, называются линиями управления. Строки адреса определяют место в памяти, в которое или из которого данные должны быть записаны или прочитаны. Кроме того, линии электропередач обеспечивают электроэнергию, необходимую для общего функционирования.
Часто шина используется более чем двумя устройствами. Здесь необходимо определить, какое устройство возьмет на себя управление шиной, чтобы начать передачу информации. Линии управления отправляют импульсы, которые действуют как сигналы, разрешающие устройствам взять на себя управление шиной. Также передаются сигналы тактовой синхронизации, прерывания и подтверждения запросов шины.
• Этот путь соединяет все остальные компоненты на материнской плате. Пути, которые соединяются между собой, называются «автобусами».
В системе есть внутренние шины и внешние шины.
•Внутренние шины передают данные внутри компонентов на материнской плате.
• По внешним шинам данные передаются на другие устройства и периферийные устройства, подключенные к материнской плате.
Во внутренней шине она соединяет все внутренние компоненты компьютерной системы. Это шина памяти, шина объединительной платы или системная шина в компьютерной системе.
• Шины процессор-память очень быстрые, но имеют небольшую длину. Они синхронизируются как по времени, так и по ширине с памятью машины, чтобы извлечь максимальную пропускную способность. Дизайн этих автобусов служит очень конкретной цели.
Внешние шины передают данные на другие устройства:
• Длина шин ввода-вывода в основном больше длины шин процессора-памяти. Они могут подключаться к устройствам с разной пропускной способностью и совместимостью с другой архитектурой.
• Третий тип шины называется объединительной шиной. Они названы так потому, что интегрированы в корпус машины и служат в качестве одноточечного контакта между процессором, устройствами ввода-вывода и памятью.
ТРИ РАЗНЫХ ТИПА ШИН:
Есть три типа шин, которые используются для передачи некоторой информации от процессора в память:
• Шина данных
• Адресная шина
• Шина управления
Эти шины соединяют пути ко всем остальным компонентам на материнской плате.
Расположение шин в структуре компьютера называется шинной архитектурой.
Шина данных:
• Это наиболее распространенный тип шины. Он передает данные вычислительной системы на все остальные компоненты материнской платы.
• Он передает данные между памятью, ЦП и периферийными устройствами.
• В таких автобусах это очень распространенный маршрут.
• На скорость передачи данных влияет количество линий в шине данных.
• Здесь шина данных является двунаправленной.
• ЦП может считывать и записывать данные, используя шины данных.
Адресная шина:
• Каждый компонент в компьютерной системе имеет свой уникальный идентификатор, называемый адресом
• Чтобы быстро получить доступ к каждому символу в памяти, компьютер должен иметь к нему доступ.
•Каждый символ в памяти имеет свой номер адреса.
Для связи используется адресная шина, указывающая адрес этого компонента.
• Здесь адрес является однонаправленным.
• Он передает адрес ячейки памяти из основной памяти в процессор через адресную шину.
• Шина управления управляет работой компьютерной системы
• Он передает информацию со скоростью миллиард символов в секунду.
• Он читает, записывает и выполняет действия, и после выполнения результат будет отправлен обратно в память.
• Он управляет направлением данных в инструкциях процесса.
• Здесь шина управления является двунаправленной.
•Данные распространяются по синхронным шинам.
•Системные часы управляют шинами. Передача данных может происходить только по тиканью часов, которые синхронизируют все устройства, использующие шину.
• Таким образом, система очень зависит от правильной работы часов. Отклонения в работе часов делают систему подверженной сбоям. Эти отклонения сводятся к минимуму за счет минимальной длины шины.
• Ограничение длины шины заключается в том, что время, необходимое для прохождения информации по шине, должно быть больше, чем время цикла шины.
• Линии управления определяют работу асинхронных шин.
Время контролируется с помощью подробного протокола установления связи.Протокол в основном включает в себя запрос, за которым следует обслуживание запрошенного, завершающееся подтверждением того, что запрос был обслужен.
Автобусный арбитраж можно разделить на четыре основные категории.
<р>1. Арбитраж гирляндной цепи.В этой схеме линия управления проходит от устройства с наивысшим приоритетом к устройству с более низким приоритетом. Эта схема нечестна, так как существует вероятность того, что устройство с более низким приоритетом никогда не получит управление шиной. <р>2. Централизованный параллельный арбитраж:
Централизованный посредник выбирает, кто получит шину. Хотя это более всеобъемлющая форма арбитража, в которой каждое устройство получает шанс, она подвержена узким местам из-за вычислений, принимаемых арбитром. <р>3. Распределенный арбитраж с использованием самостоятельного выбора. Эта схема аналогична централизованному арбитражу, но вместо того, чтобы центральный орган делал выбор, сами диски определяют, кто имеет наивысший приоритет.
• В каждом компьютере есть внутренние часы, регулирующие скорость выполнения инструкций. Все компоненты системы синхронизированы по часам.
• ЦП требуется меньшее количество тактов для выполнения каждой инструкции. Во-вторых, производительность выполнения инструкций измеряется в тактовых циклах (не в секундах).
• Тактовая частота измеряется в гигагерцах (ГГц). По сути, это количество тактов часов в секунду.
Основное различие между системными часами и часами шины заключается в следующем:
Этот обмен данными происходит в следующих форматах.
• Ввод-вывод с отображением памяти:
В этом формате регистры интерфейса отображаются в карте памяти компьютера, и нет реальной разницы между доступом к памяти и доступом к устройству ввода-вывода. Преимущество в том, что это быстро, но занимает слишком много места в памяти.
• Байт содержит 8 бит и, следовательно, может хранить до 2^8 различных значений.
• Слово представляет собой набор байтов, поэтому длина слова должна быть кратна 8 битам.
Обычный размер слова – 32 бита (или 4 байта).
• Байт состоит из 8 бит и, следовательно, может хранить до 2^8 различных значений.
•Каждый отдельный байт содержит уникальный адрес и может быть адресован байтом
• Слово представляет собой набор байтов, поэтому длина слова должна быть кратна 8 битам.
Общий размер – 32 бита (или 4 байта).
<р>1. Низкоуровневое чередование и <р>2. Чередование высокого порядка <р>1. Младшее чередование:Младшие биты адреса используются для выбора банка. Память с чередованием низкого порядка размещает последовательные адреса памяти в разных моделях памяти. Крайние правые биты используются для определения модуля, а крайние левые выбирают смещение внутри модуля.
Следовательно, в случае, если у нас есть побайтно-адресуемая память, состоящая из 8 модулей по 2 байта каждый, то есть всего 16 байт памяти, они будут расположены следующим образом:
(см. прикрепленное изображение)
<р>2. Перемежение высокого порядка: используются старшие биты адреса. Этот тип чередования распределяет адрес таким образом, что каждый модуль содержит последовательный адрес. В этом случае крайние левые биты выбирают модуль, а крайние правые — смещение внутри модуля.
когда устройство ввода/вывода запрашивает разрешение на чтение или передачу данных в память. <р>2. Арифметические ошибки:
когда выполняются математически недопустимые операции, такие как деление на ноль и квадратный корень из отрицательного числа. <р>3. Аппаратная неисправность:
Отказ любой части системы — это еще одно событие, которое может вызвать прерывание, чтобы сообщить процессору, что конкретное устройство больше не работает.
События, которые изменяют нормальный поток выполнения в системе, называются прерываниями. В основном классификация прерываний обычно выполняется на основе того, как они инициируются или обрабатываются. И система, и пользователь могут инициировать прерывание.
• IR (память инструкций):
содержит следующую инструкцию для выполнения.
• InREG (регистр ввода):
содержит данные с устройства ввода.
Архитектура набора инструкций (ISA) машины определяет инструкции, которые компьютер может выполнять, и формат каждой инструкции. ISA — это, по сути, интерфейс между программным обеспечением и оборудованием.
Каждая инструкция MARIE состоит из 16 бит. Старшие биты (12-15) определяют код операции. Код операции определяет команду, которая должна быть выполнена. Младшие значащие биты (0-11) формируют адрес.
Формат инструкции МАРИ:
(см. прикрепленное изображение)
Каждая инструкция MARIE состоит из 16 бит. Старшие биты (12-15) определяют код операции. Код операции определяет команду, которая должна быть выполнена. младшие значащие биты (0-11) формируют адрес.
(См. прикрепленное изображение, чтобы увидеть формат инструкции MARIE)
Набор инструкций MARIE'S состоит из следующих инструкций:
•Загрузить: Эта инструкция определяется кодом операции 0001. Формат инструкции — ЗАГРУЗИТЬ X. Значение по адресу, указанному X, затем загружается в аккумулятор (AC).
•Добавить: Эта инструкция определяется кодом операции 0011. Формат инструкции — ДОБАВИТЬ X. Значение по адресу, указанному X, затем добавляется к значению аккумулятора (AC), и результат сохраняется обратно в переменный ток.
• Subt: Эта инструкция определяется кодом операции 0100. Формат инструкции — SUBT X. Значение по адресу, указанному X, затем добавляется к значению аккумулятора (AC), а результат сохраняется обратно в переменный ток.
• Ввод: эта инструкция определяется кодом операции 0101. Формат инструкции — ВВОД. Это принимает значение, введенное с клавиатуры, которое загружается в аккумулятор (AC).
•Вывод: Эта инструкция определяется кодом операции 0110. Формат инструкции — ВЫВОД. Значение аккумулятора (AC) выводится на дисплей.
•Halt: Эта инструкция определяется кодом операции 0001. Формат инструкции — ЗАГРУЗИТЬ X. Значение по адресу, указанному X, затем загружается в аккумулятор (AC).
• Skipcond: эта инструкция определяется кодом операции 1000. Формат инструкции — SKIPCOND. следующая инструкция пропускается при условии.
Небольшое количество регистров общего назначения:
Инструкции, которые работают непосредственно с памятью, и только ограниченный объем памяти выделен для регистров общего назначения.
Несколько регистров специального назначения:
Многие конструкции CISC выделяют специальные регистры для указателя стека, обработки прерываний и т. д. Это может несколько упростить конструкцию оборудования за счет усложнения набора инструкций.
Конвейерная обработка: метод, позволяющий одновременно выполнять части или этапы инструкций для более эффективной обработки инструкций.
Несколько типов данных
Поддерживает простые типы данных, такие как целые числа/символы, для сложных структур данных, таких как записи
Простые режимы адресации
Используйте простые режимы адресации и инструкции фиксированной длины для упрощения конвейерной обработки. Косвенная адресация памяти не предусмотрена.
Идентичные регистры общего назначения
Разрешить использование любого регистра в любом контексте
Простое оборудование. Поскольку набор инструкций RISC-процессора настолько прост, он занимает гораздо меньше места на кристалле. Чипы меньшего размера позволяют производителям полупроводников размещать больше деталей на одной кремниевой пластине, что может значительно снизить стоимость чипа.
Сокращенный цикл проектирования. Поскольку процессоры RISC проще, чем соответствующие процессоры CISC, их можно разрабатывать быстрее, и они могут использовать преимущества других технологических разработок раньше, чем соответствующие процессоры CISC, что приводит к большему скачку производительности между поколениями.
Эффективный код. Компиляторы языков более высокого уровня создают более эффективный код, чем раньше, потому что они всегда имели тенденцию использовать меньший набор инструкций, который можно найти в компьютере RISC.
Расширение кода. Машины CISC выполняют сложные действия с помощью одной инструкции; Компьютерам RISC может потребоваться несколько инструкций для одного и того же действия, расширение кода может быть проблемой.
Расширение кода означает увеличение размера, которое вы получаете, когда берете программу, скомпилированную для компьютера CISC, и перекомпилируете ее для компьютера RISC. Точное расширение зависит прежде всего от качества компилятора и характера набора инструкций машины.
ИТ-руководители начали год с ветерком в спину, опираясь на инвестиции, сделанные во время пандемии, и вновь сосредоточившись на .
Определения метавселенной различаются, как и прогнозы относительно того, когда она появится. Но умные ИТ-директора должны ознакомиться с .
Компании, привлекающие украинских программистов, работают над переводом сотрудников, желающих переехать. Технологические компании в долгосрочной перспективе могут .
Скомпрометированный аккаунт сотрудника в HubSpot привел к взлому клиентов нескольких компаний в индустрии криптовалют.
По мере того, как облачные сервисы становятся все более важными, группы безопасности усиливают корпоративную защиту. Нулевое доверие — с учетом активов, таких как .
Популярный пакет JavaScript был саботирован его разработчиком и содержал сообщения в поддержку Украины, что превратилось в .
DevOps, NetOps и NetSecOps. о боже! У этих ИТ-концепций есть свои отличия, но, в конце концов, они — одна семья. .
Cradlepoint и Extreme Networks объединят маршрутизаторы 5G первой компании с сетевой структурой второй для создания беспроводной глобальной сети 5G.
Израильский стартап OneLayer запустился незаметно с начальным финансированием в размере 8,2 млн долларов США и программной платформой для защиты Интернета вещей.
Intel оптимистично настроена, что ее дорожная карта процессоров может вернуть компанию на первое место, но компания сталкивается со сложной перспективой .
Безопасность в центре обработки данных требует от организаций выявления и устранения различных факторов риска, от электрических систем до .
Недавние достижения в технологиях центров обработки данных и кадровых моделях отражают стремление организаций к повышению гибкости ИТ, .
Snowflake продолжает расширять предложения своей отраслевой вертикальной платформы, помогая пользователям из разных сегментов рынка собирать деньги.
Платформа RKVST поддерживает несколько типов приложений для работы с данными на блокчейне, включая безопасный обмен данными SBOM для обеспечения кибербезопасности.
Законы о конфиденциальности данных во всем мире постоянно меняются. Эти 10 элементов помогут организациям идти в ногу со временем .
Читайте также: