Что такое обработчики рисков

Обновлено: 04.07.2024

RISC – это аббревиатура от "Компьютер с сокращенным набором инструкций". Процессор RISC — это тип микропроцессора, который работает с небольшими, но очень оптимизированными наборами инструкций для выполнения различных задач. Он основан на подходе одна инструкция за цикл.

RISC считается альтернативой CISC (Complex Instruction Set Computer), который представляет собой довольно эффективный, но несколько сложный способ выполнения операций.

Содержание: RISC-процессор

Введение в RISC

Архитектура компьютера — это область, связанная с взаимосвязью и управлением различными аппаратными компонентами для формирования такой единицы (компьютера), которая может выполнять желаемые операции. По сути, хранимая программа появилась примерно в 1950 году, но это не было концом, так как после этого произошли и важные инновации.

В 1970 году появился CISC, отличающийся сложностью набора инструкций. Он был построен с целью комплексного декодирования инструкций. Проще говоря, архитектуру CISC можно понимать как механизм, с помощью которого любая операция может выполняться с использованием как можно меньшего количества ассемблерных кодов. И это достигается за счет создания сложной системы.

Джон Кок, исследователь IBM, отлично разбирающийся в аппаратном и программном обеспечении, придумал RISC в 1974 году. Главным образом идея введения RISC заключалась в том, чтобы справиться со сложностью CISC. RISC позволяет увеличить внутренний параллелизм во время работы вместе с большим количеством наборов регистров, что способствует повышению скорости выполнения операций ЦП.

Кок доказал, что одни и те же инструкции выполняют 80 % работы компьютера. Итак, в своем подходе он попытался представить простую архитектуру с простым набором инструкций, которые можно выполнить за один машинный цикл. По сути, в этом случае ЦП может легко выполнять ограниченный набор простых инструкций с большей скоростью. Это означает, что выборка, декодирование и выполнение могут выполняться за один тактовый цикл, что освобождает место для более быстрых вычислений.

Правила проектирования RISC-процессора

Четыре основных правила проектирования, которые включает в себя процессор RISC, следующие:

Инструкции: RISC демонстрирует подход с сокращенным набором инструкций. В этом случае существуют различные простые инструкции, каждая из которых имеет фиксированную длину, поэтому одна инструкция будет выполняться за один цикл. Это поддерживает параллельную работу. В CISC инструкции имеют несколько размеров, и это затрудняет параллелизм в работе.
Конвейерная обработка: RISC упрощает конвейерную обработку инструкций. По сути, здесь различные подразделенные на простые инструкции выполняются параллельно в конвейерном формате. Посредством конвейерной обработки во время декодирования предыдущей инструкции может быть выбрана следующая, и это обеспечивает продвижение в работе в каждом цикле, тем самым обеспечивая максимальную пропускную способность.
Регистры. Работа RISC-процессора требует большого объема памяти, поэтому он включает в себя большой набор регистров общего назначения. Нет определенного регистра для данных или адреса, поскольку здесь регистры действуют как локальное место хранения для всех операций.
Техника загрузки-сохранения: вся операция выполняется с использованием данных, существующих в реестре. В этом случае с помощью отдельных команд загрузки и сохранения данные перемещаются между регистром и памятью. Это дает преимущество в том смысле, что не требуется многократный доступ к памяти без необходимости.

Архитектура RISC-процессора

В архитектуре RISC производительность основана на принципе проектирования упрощенных инструкций, которые могут выполнять меньше, но быстрее операций в каждом цикле, тем самым повышая производительность. В компьютере с сокращенным набором команд слово «сокращенный» иногда неправильно понимается как устранение некоторых инструкций для получения меньших наборов инструкций.
Однако на самом деле «уменьшение» здесь соответствует сокращению объема работы, выполняемой одной инструкцией за цикл памяти данных. Этот подход показал значительное улучшение скорости работы часто используемых функций.

На рисунке ниже представлена архитектура RISC:

В приведенном выше 16-битном процессоре на основе Гарвардской архитектуры мы имеем 16-битное АЛУ, 16-битный программный счетчик, 16 регистров общего назначения, каждый из 16-битных, 24-битный регистр инструкций, 3-битный флаговый регистр для переноса, нуля и четности.

Вся операция процессора делится на четыре состояния, а именно: бездействие, выборка, декодирование, выполнение.Для выполнения любой из операций блок управления посылает желаемый управляющий сигнал, в то время как адрес команды, которая должна быть выбрана, удерживается программным счетчиком. Поскольку он основан на суперскалярном подходе, то к моменту декодирования инструкции следующая инструкция может быть извлечена из памяти, поскольку каждая инструкция имеет фиксированный размер, что обеспечивает параллелизм в работе.

Здесь следует отметить, что после выполнения текущей инструкции значение PC увеличивается на 1, чтобы представить адрес следующей инструкции. Это делается непрерывно до тех пор, пока не встретится инструкция JUMP, поскольку, как только JUMP встречается, PC увеличивается или уменьшается в соответствии со смещением.

В памяти инструкций хранятся инструкции, и каждый раз после выполнения инструкции содержимое ПК передается в память инструкций в качестве входных данных для выборки следующей инструкции. IR отвечает за хранение и декодирование, в то время как ALU использует код операции для выполнения желаемой операции, для которой управляющий сигнал предоставляется блоком управления.

Как мы уже обсуждали, здесь у нас есть 16 регистров общего назначения, а массив регистров имеет два порта для чтения и порт для записи. Когда блок управления посылает сигнал reg_wr, то в регистр записываются данные, а если сигнал reg_rd, то считываются данные по указанному адресу. Для выполнения любой операции регистры предоставляют требуемые операнды, а результат выполнения сохраняется в регистре назначения через мультиплексор.

Примеры процессоров RISC: процессор ARM, MIPS, RISC-V, Atmel’s AVR, PA-RISC, Power-PC, SuperH, SPARC и т. д..

RISC-подход

Прежде чем понять подход RISC, необходимо ознакомиться с подходом CISC. Итак, сначала рассмотрим рисунок ниже, на котором представлена схема хранения компьютерной системы:

Поскольку архитектура CISC имеет тенденцию выполнять требуемую задачу за несколько шагов кода на языке ассемблера, для этого используются специальные сложные инструкции. Предположим, что SUB — это сложная инструкция, используемая для поиска разницы между двумя значениями.

Итак, в CISC, просто по инструкции:

SUB 3:2, 4:4

Операция будет выполняться непосредственно в памяти компьютера и сохраняться в одной из ячеек памяти. В этом случае компилятору не нужно много работать, а поскольку код невелик, для хранения инструкций потребуется меньше оперативной памяти.

Теперь эта же инструкция будет иметь другой формат в соответствии с подходом RISC. Приведенную выше команду «SUB» можно разделить на:

ЗАГРУЗИТЬ R3, 3:2

ЗАГРУЗИТЬ R4, 4:4

Приведенными выше командами данные из банка памяти (3:2 и 4:4) перемещаются в регистры (R3 и R4) соответственно.

SUB R3, R4

По этой команде данные, существующие в этих двух регистрах, будут вычтены, и результат будет в R3.

МАГАЗИН 3:2, R3

При этом данные перемещаются из регистра R3 обратно в банк памяти.

Здесь каждая отдельная инструкция будет выполняться за один такт, поэтому операция будет выполняться быстрее, но с большим использованием оперативной памяти. Поскольку инструкции LOAD и STORE разделены, общая работа, выполняемая компьютером, сокращается.

Преимущества

Он обеспечивает максимальную скорость работы; в результате сокращается время выполнения.
Это довольно простой подход, поскольку используется небольшой набор инструкций.
Длина инструкции фиксированная, поэтому поддерживается конвейерная обработка.
Режимы адресации и форматы инструкций, используемые в RISC, просты.
Каждая инструкция выполняется за один цикл, что обеспечивает эффективное использование ЦП.

Недостатки

Компилятор играет решающую роль в преобразовании сложной инструкции в простую. Таким образом, производительность зависит от компилятора или программиста.
Это не позволяет напрямую передавать данные из памяти в память, поскольку для перемещения данных из памяти в регистр и наоборот используются отдельные инструкции LOAD и STORE.
Поэтому RISC использует проводной блок управления; модификация инструкций — непростая задача.
Размер инструкции постепенно уменьшается, но общее количество инструкций увеличивается. Таким образом, общая длина кода увеличивается.

Применения RISC

Известно, что RISC очень энергоэффективен и используется в основном в портативных устройствах. Таким образом, они подходят для интеграции с ПК, смартфонами и планшетами, а их основное применение включает обработку изображений и видео наряду с телекоммуникациями.

RISC — это сокращение от "Компьютер с сокращенным набором инструкций".Процессор RISC имеет простые «наборы инструкций» и простые «режимы адресации». Инструкция в стиле RISC задействует «одно слово» в памяти. Инструкции RISC выполняются быстрее и занимают один такт на инструкцию.

Хотя предшественники RISC-компьютеров появились еще в 1960 году. Но из-за популярности CISC-микропроцессоров, которые использовались производителями в калькуляторах, видеоиграх, стереосистемах и т. д.; Архитектура RISC осталась в тени. Согласно современной концепции, компьютеры RISC были впервые представлены в 1980-х годах.

В этом разделе мы обсудим архитектуру, набор инструкций, конвейерную обработку, преимущества и недостатки процессоров RISC.

Содержание: RISC-процессор

Архитектура RISC-процессора (блок-схема)

Процессор RISC реализован с помощью аппаратного блока управления. Зашитый блок управления выдает управляющие сигналы, которые регулируют работу аппаратного обеспечения процессора. Архитектура RISC делает упор на использование регистров, а не памяти.

Это связано с тем, что регистры являются самым «быстрым» доступным источником памяти. Регистры физически малы и размещены на той же микросхеме, где АЛУ и блок управления размещены на процессоре. Инструкции RISC работают с операндами, присутствующими в регистрах процессора.

Ниже представлена блок-схема архитектуры RISC.

Обратите внимание: у нас нет «хранилища управления микропрограммами» или «управляющей памяти», которые мы видели в архитектуре CISC в нашем предыдущем контенте.

Это просто потому, что все инструкции в RISC просты и выполняют одну инструкцию за такт. Так вот, тут инструкции зашиты и нет необходимости в магазине управления. Для каждой операции у нас будет определенный аппаратный провод. Закрепление инструкции — это создание постоянной функции или операции в инструкции с использованием подключенных цепей.

Наборы инструкций RISC

Инструкции RISC просты и имеют фиксированный размер. Каждая инструкция RISC использует одно слово памяти. Инструкции RISC работают только с регистрами процессора. Инструкции, которые имеют арифметические и логические операции, должны иметь свой операнд либо в регистре процессора, либо должны быть заданы непосредственно в инструкции.

Как и в обеих приведенных ниже инструкциях, операнды находятся в регистрах

Добавить R2, R3

Добавить R2, R3, R4

Операнд может быть упомянут непосредственно в инструкции, как показано ниже:

Добавить R2, 100

Но изначально, в начале выполнения программы, все операнды находятся в памяти. Таким образом, для доступа к операндам памяти в наборе инструкций RISC есть инструкции загрузки и сохранения.

Инструкция загрузки загружает операнд, находящийся в памяти, в регистр процессора. Инструкция загрузки имеет вид:

Загрузить назначение, источник

Пример Загрузка R2, A // память для регистрации

Приведенная выше инструкция загрузки загрузит операнд, находящийся в ячейке памяти A, в регистр процессора R2.

Инструкция Store сохраняет операнд обратно в память. Как правило, инструкция Store используется для сохранения в памяти промежуточного или конечного результата. Он имеет вид:

Сохранить источник, место назначенияn

Пример Store R2, A // зарегистрировать в памяти

Приведенная выше инструкция Store сохранит содержимое регистра R2 в ячейке памяти A a.

Вы можете заметить, что в примере с инструкциями загрузки и сохранения сторона операнда обеих инструкций выглядит так же, как R2, A. Но порядок источника и назначения инструкции сохранения в инструкции загрузки меняется на противоположный.

Инструкция RISC имеет простые режимы адресации. Ниже приведен список режимов адресации типов инструкций RISC. Давайте обсудим их один за другим.

Немедленный режим адресации: этот режим адресации явно определяет операнд в инструкции. Нравится

Приведенная выше инструкция добавит 200 к содержимому R2 и сохранит результат в R4.

Режим адресации регистров. Этот режим адресации описывает регистры, содержащие операнды.

Добавить R3, R3, R4

Приведенная выше инструкция добавит содержимое регистра R4 к содержимому регистра R3 и сохранит результат в R3.

Режим абсолютной адресации: этот режим адресации описывает имя ячейки памяти в инструкции. Он используется для объявления глобальных переменных в программе.

Целое число A, B, СУММА;

Эта инструкция выделит память для переменных A, B, SUM.

Режим косвенной адресации регистра: этот режим адресации описывает регистр, который имеет адрес фактического операнда в инструкции. Это похоже на указатели в HLL.

Загрузить R2, (R3)

Эта инструкция загрузит в регистр R2 содержимое, адрес которого указан в регистре R3.

Режим индексной адресации: этот режим адресации предоставляет регистр в инструкции, к которому, когда мы добавляем константу, получаем адрес фактического операнда. Он аналогичен массиву HLL.

Загрузить R2, 4(R3)

Эта инструкция загрузит в регистр R2 содержимое, присутствующее в ячейке, полученной путем добавления 4 к содержимому регистра R3.

Конвейерная обработка в RISC

Как мы знаем, инструкции RISC просты и занимают в памяти одно слово. Даже «расположение операндов» внутри «слова» одинаково для разных инструкций. Среди всех инструкций Load и Store есть операции, которые обращаются к операнду памяти.

Большинство инструкций RISC регистрируются за регистрацией. Если рассматривать арифметические и логические инструкции, то у нас есть два этапа:

Выбор инструкции (IF): получение инструкции

Выполнение инструкции (IE): операция АЛУ с регистром

Если мы рассматриваем инструкцию загрузки и сохранения, т. е. запись в память или память для регистрации, то требуются три этапа, как показано ниже.

Выбор инструкции (IF): получение инструкции

Выполнение инструкции (IE): вычисление адреса памяти

Memory Store (M): регистрация для регистрации операции или память для операции с памятью

План North American Electric Reliability Corporation по защите критически важной инфраструктуры (NERC CIP) представляет собой набор стандартов.

Структура управления рисками ISO 31000 – это международный стандарт, который предоставляет компаниям рекомендации и принципы для .

Чистый риск относится к рискам, которые находятся вне контроля человека и приводят к убыткам или их отсутствию без возможности получения финансовой выгоды.

Экранированная подсеть или брандмауэр с тройным подключением относится к сетевой архитектуре, в которой один брандмауэр используется с тремя сетями .

Метаморфное и полиморфное вредоносное ПО – это два типа вредоносных программ (вредоносных программ), код которых может изменяться по мере их распространения.

В контексте вычислений Windows и Microsoft Active Directory (AD) идентификатор безопасности (SID) — это уникальное значение, которое равно .

Медицинская транскрипция (МТ) – это ручная обработка голосовых сообщений, продиктованных врачами и другими медицинскими работниками.

Электронное отделение интенсивной терапии (eICU) — это форма или модель телемедицины, в которой используются самые современные технологии.

Защищенная медицинская информация (PHI), также называемая личной медицинской информацией, представляет собой демографическую информацию, медицинскую .

Снижение рисков – это стратегия подготовки к угрозам, с которыми сталкивается бизнес, и уменьшения их последствий.

Отказоустойчивая технология — это способность компьютерной системы, электронной системы или сети обеспечивать бесперебойное обслуживание.

Синхронная репликация — это процесс копирования данных по сети хранения, локальной или глобальной сети, поэтому .

Интерфейс управления облачными данными (CDMI) – это международный стандарт, определяющий функциональный интерфейс, используемый приложениями.

Износ флэш-памяти NAND — это пробой оксидного слоя внутри транзисторов с плавающим затвором флэш-памяти NAND.

Выносливость при записи — это количество циклов программирования/стирания (P/E), которое может быть применено к блоку флэш-памяти перед сохранением .

Несмотря на то, что были приложены все усилия для соблюдения правил стиля цитирования, могут быть некоторые расхождения. Если у вас есть какие-либо вопросы, обратитесь к соответствующему руководству по стилю или другим источникам.

Наши редакторы рассмотрят то, что вы отправили, и решат, нужно ли пересматривать статью.

RISC, полностью компьютер с сокращенным набором команд, обработка информации с использованием любого из семейства микропроцессоров, предназначенных для выполнения вычислительных задач с простейшими инструкциями за максимально короткое время. RISC является противоположностью CISC (Complex Instruction Set Computer).

Микропроцессоры или микросхемы RISC используют тот факт, что большинство инструкций для компьютерных процессов относительно просты, а компьютеры рассчитаны на очень быструю обработку этих простых инструкций. Микросхемы RISC оптимизируют и ускоряют обработку данных, сводя к минимуму количество инструкций, постоянно хранимых в микропроцессоре, и больше полагаясь на нерезидентные инструкции (т. е. программы или код).

Компьютеры размещают веб-сайты, состоящие из HTML, и отправляют текстовые сообщения так же просто, как. РЖУ НЕ МОГУ.Взломайте этот тест, и пусть какая-нибудь технология подсчитает ваш результат и раскроет вам его содержание.

Напротив, чипы CISC имеют большой и сложный набор резидентных инструкций. Поэтому они обычно быстрее обрабатывают сложные коды. Чипы RISC должны разбивать сложный код на более простые блоки, прежде чем они смогут его выполнить. Кроме того, программное обеспечение, разработанное для использования с компьютерными системами RISC, должно предоставлять больший набор инструкций, чем программное обеспечение для систем CISC, чтобы компенсировать маленькие, простые встроенные инструкции.

RISC разрабатывался главным образом благодаря исследованиям корпорации International Business Machines (IBM), Стэнфордского университета и Калифорнийского университета в Беркли. Микропроцессоры RISC изначально использовались в рабочих станциях и других высокопроизводительных компьютерных системах, в то время как CISC доминировал на рынке менее мощных персональных компьютеров (ПК). Однако начиная с середины 1990-х годов технология RISC была интегрирована в ПК, а в начале 21 века — в мобильные устройства, такие как смартфоны и планшетные компьютеры.

Редакторы Британской энциклопедии Эта статья была недавно отредактирована и обновлена Эриком Грегерсеном.

Читайте также: