Что такое архитектура процессора

Обновлено: 21.11.2024

Обзор SQL Server 2000 и стратегии миграции

Требования к оборудованию

SQL Server 2000 Personal Edition поддерживает следующие конфигурации оборудования:

Требования к архитектуре процессора

Intel Pentium или совместимый процессор 166 МГц

От одного до четырех процессоров с Windows 2000 Server, все выпуски

От одного до восьми процессоров с Windows NT 4.0 Server, Enterprise Edition

От одного до четырех процессоров с Windows NT 4.0 Server

Один или два процессора с Windows 2000 Professional, Windows NT 4.0 Workstation

Один процессор с Windows 98, Windows Millennium Edition

Память (ОЗУ)

Максимальный поддерживаемый объем памяти: ■

2 ГБ с Windows 2000 Server, все выпуски

2 ГБ с Windows NT 4.0 Server, все выпуски

Дисковое пространство (МБ для SQL Server и связанных компонентов)

95–270 МБ для SQL Server Enterprise Edition в зависимости от установленных компонентов; для стандартной установки требуется 250 МБ свободного места на жестком диске

Архитектура HPC 1

Томас Стерлинг, . Мацей Бродович, High Performance Computing, 2018

2.8.2 Массивно-параллельные процессоры

Архитектура MPP — это структура, которую легче всего масштабировать до экстремальных размеров и производительности вычислительной системы ( рис. 2.19 ). Самые большие современные суперкомпьютеры, содержащие миллионы процессорных ядер, относятся к этому классу многопроцессорных систем. MPP (в большинстве случаев) не являются архитектурами с общей памятью, а представляют собой распределенную память. В MPP отдельные группы процессорных ядер напрямую связаны со своей локальной памятью. Такие группы в просторечии называются «узлами», и между ними нет разделения памяти; это упрощает проектирование и устраняет неэффективность, препятствующую масштабируемости. Но при отсутствии общей памяти ядро ​​процессора в одной группе должно использовать другой метод для обмена данными и координации с ядрами других групп процессоров. Логическая возможность передачи сообщений обеспечивается физической системной локальной сетью (SAN), объединяющей все узлы в единую систему. Как более подробно обсуждалось в главе 8, сообщение передается между двумя процессорными ядрами системы, при этом каждое ядро ​​выполняет отдельный процесс. Таким образом, процесс-получатель и его хост-процессор могут получать данные от процесса-отправителя. Одну и ту же сеть можно использовать для синхронизации процессов, работающих на разных процессорах. К 1997 году первой системой, способной развивать производительность в терафлопс (тест HPL), была Intel ASCI Red MPP, развернутая в Sandia National Laboratories.

Рисунок 2.19. Массивно-параллельный класс процессоров параллельной компьютерной архитектуры.

Процессоры Intel® Pentium®

2.2.2 микроопераций

Архитектуры процессоров классифицируются как компьютеры с сокращенным набором команд (RISC) или как компьютеры со сложным набором команд (CISC). Разница между этими двумя классификациями заключается в том, что RISC-архитектуры имеют небольшое количество простых инструкций общего назначения, каждая из которых выполняет одну единственную операцию, по существу предоставляя основные строительные блоки для вычислений. Архитектуры CISC, с другой стороны, имеют большое количество более сложных инструкций, каждая из которых способна выполнять несколько внутренних операций.

Например, рассмотрите возможность выполнения арифметической операции над значением в памяти. Для архитектуры RISC соответствующая арифметическая инструкция может работать только с регистром. В результате перед началом операции будет выдана инструкция загрузки для извлечения значения из памяти и сохранения его в регистре. Как только это будет завершено, операция будет выполнена, а результат будет сохранен в регистре. Наконец, будет выдана инструкция сохранения, чтобы зафиксировать результат обратно в память. С другой стороны, инструкция арифметической операции для архитектуры CISC будет принимать операнд памяти. Предполагая, что операнд памяти является операндом назначения инструкции, эта форма инструкции будет автоматически извлекать значение из памяти, выполнять операцию, а затем возвращать результат обратно в память, и все это в одной инструкции.

В результате архитектуры CISC часто могут выполнять алгоритм с меньшим количеством инструкций, чем архитектура RISC, поскольку одна инструкция CISC может выполнять работу, эквивалентную нескольким инструкциям RISC. С другой стороны, из-за упрощенного характера их инструкций RISC-архитектуры часто менее сложны и, следовательно, требуют меньше кремния. Кроме того, благодаря логическому разделению различных инструкций для конкретных задач RISC-архитектуры способны планировать и выполнять инструкции с большей степенью детализации, чем CISC-архитектуры.

Процессоры семейства x86 классифицируются как CISC, поскольку инструкции x86 способны выполнять несколько внутренних операций. Начиная с Pentium Pro, архитектура Intel фактически представляет собой гибридный подход между ними. Набор инструкций не изменяется, поэтому инструкции x86 по-прежнему относятся к CISC, но передняя часть процессора преобразует каждую инструкцию в одну или несколько микроопераций, обычно называемых микрооперациями или иногда просто упс. Эти микрооперации очень похожи на инструкции RISC, каждая из которых предназначена для конкретной задачи.

Рассмотрите предыдущий пример того, как архитектуры CISC и RISC обрабатывают арифметические операции. Набор инструкций x86 по-прежнему поддерживает операнды памяти для этой арифметической инструкции, поэтому для программиста она выглядит как CISC; однако клиентский интерфейс может декодировать эту единственную инструкцию в три микрооперации. Первый, load μop, может отвечать за загрузку содержимого, описанного операндом памяти. Затем вторая μop будет отвечать за выполнение фактической операции. Затем третья μop будет отвечать за фиксацию результата обратно в память.

Этот гибридный подход дает архитектурам Intel преимущества обоих подходов. Поскольку доступ к памяти может быть дорогостоящим, выборка меньшего количества инструкций повышает производительность. Характер CISC набора инструкций x86 можно рассматривать как сжатие кода операции, тем самым улучшая пропускную способность выборки инструкций. В то же время, разбивая эти сложные инструкции на более мелкие микрооперации, конвейер выполнения может быть более гибким и гибким, как описано в разделе 2.2.3.

Цена этого подхода — более сложный внешний интерфейс, требующий логики для декодирования инструкций в микроопераций. В целом, эти затраты незначительны по сравнению с достигнутым улучшением производительности.

Методология переназначаемой компиляции для встроенных процессоров цифровых сигналов с использованием машинно-зависимой библиотеки оптимизации кода

АШОК СУДАРШАНАМ , . МАСАХИРО ФУДЖИТА, Чтения по совместному проектированию аппаратного и программного обеспечения, 2002 г.

4.1.3 Пример процедурного интерфейса

В этом разделе мы обсудим типичную оптимизацию кода после прохода для DSP с фиксированной запятой, а именно использование аппаратного обеспечения нулевого цикла. Затем мы опишем структуру процедурного интерфейса, который позволяет использовать эту оптимизацию с возможностью перенацеливания.

Конфигурация с одной инструкцией поддерживает повторное выполнение только одной инструкции. Эта инструкция, хранящаяся в однословном буфере повторения, должна быть извлечена из памяти программы только во время первой итерации цикла — во время последующих итераций эта инструкция извлекается из буфера.

конфигурация с несколькими инструкциями поддерживает повторное выполнение нескольких инструкций. Как правило, каждая инструкция в теле цикла должна быть извлечена из памяти программы во время каждой итерации.

В TWIF включена оптимизация кода после прохода, реализованная классом ZeroOverheadLoopClass, которая обеспечивает поддержку аппаратного обеспечения циклов с нулевыми издержками. Процедурный интерфейс для этой оптимизации показан на рисунке 3. На этом рисунке обозначение «=0», которое следует за объявлением функции f, указывает, что f — чисто виртуальная функция. Кроме того, класс CFGFor представляет собой TWIF-представление хорошо структурированного цикла for, который возник в исходной программе. В объект CFGFor встроены различные параметры цикла (например, границы цикла) и ассемблерный код, реализующий тело цикла. Мы кратко опишем каждый метод в этом интерфейсе, за исключением конструктора и деструктора:

Рисунок 3 . Процедурный интерфейс для оптимизации циклов с нулевыми издержками

CanPerformRepeatLoop: эта чисто виртуальная функция принимает в качестве входных данных указатель на объект CFGFor и возвращает значение TRUE, если допустимо реализовать связанный цикл for на аппаратном обеспечении одной инструкции с нулевыми издержками.

CanPerformDoLoop: эта чисто виртуальная функция принимает в качестве входных данных указатель на объект CFGFor и возвращает TRUE, если допустимо реализовать связанный цикл for на мультиинструкционном оборудовании. Разработчику необходимо определить этот метод и предыдущий метод, поскольку архитектуры DSP различаются ограничениями, которые они налагают на использование аппаратного обеспечения с нулевыми издержками зацикливания. Например, некоторые DSP не позволяют использовать оборудование для создания циклов с нулевыми издержками, если данная конструкция цикла содержит вложенный цикл, который уже использует оборудование; в то время как другие DSP не налагают таких ограничений.

GenerateRepeatOperations: при наличии указателя на объект CFGFor, представляющий цикл for, который может быть реализован на оборудовании для цикла одной инструкции, эта чисто виртуальная функция возвращает указатель на список инструкций, управляющих эта аппаратная конфигурация — этот список, который обычно состоит из одной инструкции REPEAT, определяющей количество итераций цикла, вставляется непосредственно перед телом цикла и является единственным служебным кодом.

GenerateDoOperations: указан указатель на объект CFGFor, представляющий цикл for, который может быть реализован на оборудовании мультиинструкции, и указатель на метку, обозначающую адрес, следующий< /em> последняя инструкция тела цикла, эта чисто виртуальная функция возвращает указатель на список инструкций, которые управляют этой аппаратной конфигурацией — этот список, который обычно состоит из одной инструкции DO, определяющей цикл количество итераций и эта метка конца цикла вставляются непосредственно перед телом цикла. Если целевая ISA диктует, что метка должна указывать адрес последней инструкции тела цикла, а не адрес, следующий за этой инструкцией, то ответственность за вставку соответствующей инструкции (например, NOP) лежит на разработчике. по этому адресу.

UndoLoopOptimizations: при наличии указателя на объект CFGFor, представляющий цикл for, который не может быть реализован на оборудовании с нулевыми издержками цикла, эта чисто виртуальная функция генерирует обычный код цикла для конструкции цикла (т. е. ассемблерный код, который реализует инициализацию индексной переменной, начальный тест, обновление индексной переменной и финальный тест) и вставляет его в соответствующие места. Этот метод необходим, так как SUIF не генерирует IR-форму этого кода всякий раз, когда циклы представлены абстрактными структурами.

Оптимизировать: оптимизирует цикл for, предоставленный конструктору, путем вызова различных чисто виртуальных функций.

Оптимизация предварительной выборки

Диана Гуттман, . Махмут Тайлан Кандемир, High Performance Parallelism Pearls, 2015 г.

Важность предварительной загрузки для повышения производительности

Современные архитектуры процессоров обычно включают определенный уровень поддержки предварительной выборки в своих иерархиях памяти с помощью комбинации оборудования, программного обеспечения (управляемого компилятором) и встроенных функций для разработчиков приложений. Предварительная выборка направлена ​​на выдачу доступа к данным до того, как приложению действительно потребуются эти данные, тем самым уменьшая наблюдаемые задержки памяти и уменьшая количество промахов кэша. Это может значительно повысить производительность приложения, эффективно скрывая задержки доступа к памяти, пока процессор выполняет другую полезную работу. На рис. 21.1 показано, как предварительная выборка перекрывает задержку памяти с вычислениями. Сложные средства предварительной выборки обнаруживают закономерности в потоках доступа к рабочим нагрузкам, настраивают их агрессивность и динамически блокируют друг друга. Целью предварительной выборки является увеличение охвата, чтобы свести к минимуму количество промахов кэша запросов, одновременно повышая эффективность, ориентируясь только на кандидатов на предварительную выборку, которые действительно улучшат производительность. Необходим тщательный выбор объекта, поскольку предварительная выборка спекулятивно использует ресурсы обработки, такие как пропускная способность памяти. Существует множество факторов, которые разработчик принимает во внимание для создания оптимальных реализаций, включая регулирование, чтобы агрессивные действия не приводили к удалению полезных данных из кешей, вводу данных слишком рано или даже к пустой трате бесполезных предварительных выборок. Это балансирование, позволяющее максимизировать преимущества при эффективном использовании ресурсов микроархитектуры в соответствии со схемами доступа и потребностями рабочей нагрузки.

Рисунок 21.1. Первый запрос к элементу данных (промах холодного кеша) может привести к остановке ЦП на сотни циклов ожидания памяти для предоставления данных. Предварительная выборка позволяет процессору запрашивать данные заранее, перекрывая задержку доступа к памяти другими вычислениями. После предварительной загрузки данных во встроенный кэш первый доступ к ним будет успешным.

Большая часть этих решений принимается аппаратно или компилятором. Однако достаточный контроль также предоставляется автору приложения, который лучше всех знает свою рабочую нагрузку. Задача состоит в том, чтобы настроить предварительную выборку для вашего приложения, тщательно поняв, что они могут делать, и настроив их для достижения максимальной производительности. В этой главе мы обсудим поддержку предварительной выборки, доступную в процессорах Intel Xeon и сопроцессорах Intel Xeon Phi, и приведем примеры, показывающие, как ее можно эффективно использовать.В частности, мы демонстрируем с помощью трех различных рабочих нагрузок — Stream Triad, Smith-Waterman и SHOC MD (масштабируемая гетерогенная вычислительная молекулярная динамика) — как настроить предварительную выборку процессора и сопроцессора для каждого из их различных шаблонов доступа и потребностей. Совместная настройка аппаратной и программной предварительной выборки обеспечивает колоссальное 6-кратное улучшение пропускной способности для Stream Triad, поскольку его шаблон потокового доступа допускает оптимальное поведение предварительной выборки. Неупорядоченное выполнение, обнаруженное в ядрах процессоров Intel Xeon, также демонстрирует преимущества от настройки предварительной выборки, но с немного меньшей величиной, как и ожидалось. Даже с SHOC MD, который выполняет непрямой доступ, который сложно определить во время компиляции, мы видим преимущества использования встроенных функций среды выполнения _mm_prefetch. Как на процессорах, так и на сопроцессорах крайне важно, чтобы все приложения оценивали преимущества, которые может принести предварительная выборка, и настраивали их в своих интересах.

No Place Like/home — создание лаборатории атак

Аарон В. Бейлс, . Джонни Лонг, Infosec Career Hacking, 2005 г.

Оборудование

SPARC (Scalable Processor Architecture) – это 32- и 64-разрядная процессорная архитектура, созданная Sun Microsystems. Основанный на процессоре RISC (вычисления с сокращенным набором команд), SPARC стал очень популярным, особенно на рынке серверов, поскольку он хорошо масштабируется, а его недавнее воплощение UltraSPARC можно установить на материнские платы, такие как очень популярный ATX. фактор. Компьютеры Sun SPARC не так распространены на настольных компьютерах, как ПК на базе x86, но x86 Solaris не так распространен в бизнес-ландшафте, как его собратья на базе SPARC.

При рассмотрении вопроса о покупке машины SPARC для вашей лаборатории цена и производительность, безусловно, являются важными факторами. Определение относительной производительности машины SPARC становится немного проще, когда вы знакомитесь с различными классами оборудования SPARC. Большая часть аппаратного обеспечения SPARC известна по условному обозначению, которое можно получить с помощью такой команды, как uname –m. Процессор SPARC дебютировал в классе машин sun4. До этого на машинах sun3, sun2 и sun1 работали процессоры Motorola 68020, 68010 и 68000 соответственно. В Табл. 6.6 перечислены различные классы аппаратного обеспечения sun4 и показаны различные модели машин этих классов. Эта таблица поможет вам получить представление о возрасте и относительных возможностях каждой из моделей Sun.

Некоторое время я видел статьи о различных архитектурах ЦП.
Я всегда думал, что это просто означает 32-битный (X86) или 64-битный (X64), но некоторые вещи относятся к процессорам X64 как к X86, что заставляет меня думать, что X86 — это более крупная группа и другие вещи, такие как процессор Itanium и т. д. являются некоторой другой группировкой.

Иногда кажется, что архитектура похожа на измерения и т. д., которые используются при производстве ЦП.

Я только что прочитал следующую статью и немного не понял, что они имеют в виду под некоторыми вещами, такими как архитектура netburst и т. д.

компаньон

Популярные темы общего оборудования

29 ответов

Это немного сбивает с толку

x86 — это тип набора инструкций ЦП, AMD и Intel используют инструкции x86 (как и Cyrix много лет назад, пока не закрылись), но есть еще x86 (32-битные инструкции и инструкции x64), из которых последняя также обратная совместимость.

Itanium производится Intel и не так широко используется, тогда у вас есть ARM, Risc и другие типы инструкций ЦП.

x86 — это набор инструкций, а x84 совместим с ним и выходит за его рамки, они оба «способны» к x86, если хотите.

Если это поможет, ЦП/ОС x86 может обрабатывать только приложения x86, но ЦП/ОС x64 может обрабатывать и то, и другое, потому что он сам построен «на» инструкциях x86.

Хотя это и не очень удачное сравнение, думайте о x86 как о языке (английский) и x64 как о продвинутом языке (английский уровень A) — они оба говорят и понимают одинаково, но x64 — это гораздо более высокий уровень, и он может расшифровывать и отвечать быстрее. благодаря расширенному пониманию. (Или, в компьютерных терминах, это наборы инструкций)

Архитектура процессора — это расплывчатый термин, который в основном полезен только в сравнении с чем-то другим.

Процессор состоит из транзисторов. Транзисторы организованы в своего рода аппаратную компьютерную программу, предназначенную для приема входных данных и преобразования их в выходные данные. Входные данные представляют собой машинный код. Различные инструменты делают задачу создания машинного кода более удобной для пользователя (ассемблер и компилятор).

Определенный класс ЦП предназначен для обработки определенного машинного кода — класс x86. Существует много других наборов аппаратных инструкций, таких как Itanium, NEXT и Motorola 68xxx. Они несовместимы в том смысле, что процессор 68000 не может понять машинный код x86.

Есть и другие описания архитектуры, которые классифицируют, как данные перемещаются внутри ЦП. Сюда входят такие вещи, как сигналы предварительной выборки, параллельные пути выполнения, операции со стеком и кэширование. По мере того, как процессоры становились быстрее, инженерам приходилось разрабатывать лучшие способы, чтобы у них всегда была доступная работа, а не просто сидеть и ждать. Разные чипы (даже от одного и того же производителя) используют разные технологии. Это как иметь телевизоры пяти разных производителей. Все они показывают одну и ту же картинку, но печатные платы очень разные.

Наконец, архитектуру также можно использовать для описания производственного процесса. Это 10-нм архитектура против 15-нм архитектуры. По мере увеличения скорости ЦП время, необходимое электрическому сигналу для распространения, например, по поверхности кремния, становится значительным. Вы должны разработать микросхемы с учетом этой временной задержки. Если две части вычисления распространяются с разной скоростью (из-за того, что задействовано больше или меньше вентилей), ваша архитектура также должна это учитывать. Чем меньше размер, тем меньше задержка, но и больше тепла.

Если вы подумаете о том, чем отличаются системные платы и почему, то у вас будет некоторое представление о том, что внутренняя часть ЦП (на самом деле набор различных функций, связанных вместе связующей логикой) может быть одинаковой.

Центральный процессор (ЦП) — это электронная схема внутри компьютера, которая выполняет инструкции компьютерной программы, выполняя основные арифметические, логические операции, операции управления и операции ввода-вывода (I/O), указанные в инструкциях. [1]

Содержание

Основные части процессора [ изменить ]

Ниже мы видим упрощенную схему, описывающую общую архитектуру процессора. Вы должны быть в состоянии описать архитектуру центрального процессора (ЦП), функции арифметико-логического устройства (АЛУ), блока управления (УУ) и регистров внутри ЦП.

Я так понимаю, часть первая [ редактировать ]


Пожалуйста, знайте и поймите:

  • Память содержит как данные, так и инструкции.
  • Арифметико-логический вентиль способен выполнять арифметические и логические операции с данными.
  • Регистр процессора — это быстродоступное место, доступное центральному процессору (ЦП) цифрового процессора. Регистры обычно состоят из небольшого объема быстрой памяти, хотя некоторые регистры имеют определенные аппаратные функции и могут быть доступны только для чтения или только для записи [3]
  • Блок управления управляет потоком данных внутри ЦП (это цикл Fetch-Execute)
  • Ввод поступает в ЦП по шине.
  • Вывод выходит из ЦП через шину.

Сравнение ЦП [ изменить ]

При сравнении ЦП мы взвешиваем ряд важных факторов, таких как тактовая частота, количество ядер, расчетная мощность, тип сокета и класс (настольный компьютер, ноутбук, мобильное устройство).

Но если в двух словах, то все сводится к тому, какой объем вычислений можно выполнить, когда все части процессора объединяются за один такт. Если выполнение Задачи X занимает два такта на ЦП A и один такт на ЦП B, то ЦП B может быть лучшим процессором, даже если ЦП A имеет более высокую тактовую частоту. [4]

Более подробное обсуждение процессора [ изменить ]

Это отличное видео, в котором рассказывается, как на самом деле работает ЦП.

Эти видеоролики действительно помогут вам понять части процессора и то, как они работают.


Вы понимаете эту тему? [править]

Опишите архитектуру центрального процессора (ЦП), функции арифметико-логического устройства (АЛУ), блока управления (УУ) и регистров внутри ЦП.

Части ЦП:

  1. ALU — арифметико-логическое устройство выполняет все вычисления внутри ЦП.
  2. CU – блок управления, координирует перемещение данных, декодирует инструкции.

Регистры — область памяти внутри реального процессора, работающая на очень высоких скоростях. В нем хранятся инструкции, ожидающие декодирования или выполнения.

    ПК - счетчик программ - хранит адрес -> следующий См. также [ редактировать ]

Микропроцессор является синонимом центрального процессора, ЦП, используемого в традиционном компьютере. Микропроцессор (MPU) действует как устройство или группа устройств, выполняющих следующие задачи.

  • взаимодействовать с периферийными устройствами
  • подавать синхронизирующий сигнал
  • прямой поток данных
  • выполнять компьютерные задачи в соответствии с инструкциями в памяти

Микропроцессор 8085

Блок-схема

АЛУ выполняет вычислительную функцию микропроцессора. Он включает в себя аккумулятор, временный регистр, арифметико-логическую схему и пять флагов. Результат сохраняется в аккумуляторе и флагах.

Блок-схема

Накопитель

Диаграмма

Флаги

Флаги программируются. Их можно использовать для хранения и передачи данных из регистров с помощью инструкции. ALU включает в себя пять триггеров, которые устанавливаются и сбрасываются в соответствии с состоянием данных в аккумуляторе и других регистрах.

Флаг

S (знак) — после выполнения арифметической операции, если бит D7 результата равен 1, устанавливается флаг знака. Он используется для подписанного номера. В заданном байте, если D7 равно 1, это означает отрицательное число. Если он равен нулю, это означает, что это положительное число.

Флаг Z (ноль) — флаг нуля устанавливается, если результат операции ALU равен 0.

Флаг AC (вспомогательный перенос) — в арифметической операции, когда перенос генерируется цифрой D3 и передается цифре D4, устанавливается флаг AC. Этот флаг используется только внутри операции BCD.

Флаг P (четность) — после арифметической или логической операции, если результат имеет четное количество единиц, устанавливается флаг. Если в нем нечетное количество единиц, флаг сбрасывается.

Флаг C (перенос) — если результатом арифметической операции является перенос, устанавливается флаг переноса, в противном случае он сбрасывается.

Регистрация

По сути, это устройство хранения данных, которое передает данные из регистров с помощью инструкций.

Указатель стека (SP) — указатель стека также представляет собой 16-битный регистр, который используется в качестве указателя памяти. Он указывает на ячейку памяти в памяти для чтения/записи, известную как стек. В промежутках между выполнением программы иногда данные сохраняются в стеке. Начало стека определяется путем загрузки 16-битного адреса в указатель стека.

Счетчик программ (ПК) — этот 16-битный регистр имеет дело с четвертой операцией для последовательности выполнения инструкции. Этот регистр также является указателем памяти. Ячейка памяти имеет 16-битный адрес. Он используется для хранения адреса выполнения. Функция счетчика программ состоит в том, чтобы указывать на адрес памяти, из которого должен быть извлечен следующий байт.

Раздел времени и контроля

Этот блок отвечает за синхронизацию работы микропроцессора в соответствии с тактовым импульсом и за генерацию управляющих сигналов, необходимых для бесперебойной связи между микропроцессором и периферийными устройствами. Сигналы полос RD и полос WR являются синхронными импульсами, которые указывают, доступны ли данные на шине данных или нет. Блок управления отвечает за управление потоком данных между микропроцессором, памятью и периферийными устройствами.

ПИН-схема

Все сигналы можно разделить на шесть групп

Микропроцессор 8085 имеет 8 сигнальных линий, A15 - A8, которые являются однонаправленными и используются в качестве адресной шины высокого порядка.

Сигнальные линии AD7 - AD0 являются двунаправленными для двойного назначения. Они используются как адресная шина младшего разряда, а также как шина данных.

RD bar — это сигнал управления чтением (активный низкий уровень). Если он активен, память считывает данные.

Полоса WR — это сигнал управления записью (активный низкий уровень). Он активен при записи в выбранную память.

ALU (включение блокировки адреса) — когда ALU имеет высокий уровень. Микропроцессор 8085 использует адресную шину. Когда ALU низкий. Микропроцессор 8085 использует шину данных.

Полоса ввода/вывода — это сигнал состояния, используемый для различения операций ввода-вывода и операций с памятью. Высокий уровень указывает на операцию ввода-вывода, а низкий уровень указывает на работу с памятью.

S1 и S0 — эти сигналы состояния, похожие на сигналы ввода-вывода и панели памяти, могут идентифицировать различные операции, но они редко используются в небольших системах.

Vcc – источник питания +5 В.

Vss — ссылка на землю.

X, X − К этим двум контактам подключен кристалл. Частота внутренне разделена на две операционные системы по 3 МГц, кварц должен иметь частоту 6 МГц.

Выход CLK — этот сигнал можно использовать в качестве системных часов для других устройств.

INTR (i/p) — запрос на прерывание.

Панель INTA (o/p) — используется как прерывание подтверждения.

HOLD (i/p) — используется для удержания выполняемой программы.

HLDA (o/p) — подтверждение удержания.

READY (i/p) — этот сигнал используется для задержки цикла чтения или записи микропроцессора до тех пор, пока медленно реагирующее периферийное устройство не будет готово к приему или отправке данных.

Панель RESET IN — когда сигнал на этом контакте становится низким, счетчик программ обнуляется, шина переходит в три состояния и MPU сбрасывается.

RESET OUT — этот сигнал указывает, что MPU сбрасывается. Сигнал можно использовать для перезагрузки других устройств.

RST 7.5, RST 6.5, RST 5.5 (прерывание по запросу) — используется для передачи управления программой в определенную ячейку памяти. Они имеют более высокий приоритет, чем прерывание INTR.

Микропроцессор 8085 имеет два сигнала для реализации последовательной передачи последовательных входных данных и последовательных выходных данных.

Формат инструкции

Каждая инструкция представлена ​​последовательностью битов внутри компьютера. Инструкция разделена на группу битов, называемых полем. Способ выражения инструкции известен как формат инструкции. Обычно его представляют в виде прямоугольной коробки. Формат инструкции может быть следующих типов.

Форматы переменных инструкций

Это форматы инструкций, в которых длина инструкции зависит от спецификаторов кода операции и адреса. Например, инструкция VAX может иметь размер от 1 до 53 байт, а инструкция X86 — от 1 до 17 байт.

Формат

Преимущество

Эти форматы имеют хорошую плотность кода.

Недостаток

Эти форматы инструкций очень трудно декодировать и конвейеризировать.

Фиксированные форматы инструкций

В этом типе формата инструкций все инструкции имеют одинаковый размер. Например, MIPS, Power PC, Alpha, ARM.

Формат

Преимущество

Их легко декодировать и передавать.

Недостаток

У них нет хорошей плотности кода.

Гибридные форматы инструкций

В этом типе форматов инструкций у нас есть кратная длина формата, указанная кодом операции. Например, IBM 360/70, MIPS 16, Thumb.

Формат

Преимущество

Этот компромисс между плотностью кода и инструкциями такого типа очень легко расшифровать.

Режимы адресации

Режим адресации обеспечивает различные способы доступа процессора к адресу заданных данных. Управляемые данные хранятся в ячейке памяти, каждой инструкции требуются определенные данные, с которыми она должна работать. Существуют различные методы указания адреса данных. Эти методы называются режимами адресации.

Режим прямой адресации — в режиме прямой адресации адрес операнда указывается в инструкции, а данные доступны в ячейке памяти, указанной в инструкции. Мы переместим эти данные в нужное место.

Режим косвенной адресации — в режиме косвенной адресации инструкция указывает регистр, который содержит адрес операнда. Доступ к внутренней и внешней памяти можно получить через режим косвенной адресации.

Режим немедленной адресации — в режиме немедленной адресации в операнде задаются прямые данные, которые перемещают данные в аккумулятор. Это очень быстро.

Режим относительной адресации. В режиме относительной адресации эффективный адрес определяется режимом индекса с использованием счетчика программ вместо регистра процессора общего назначения. Этот режим называется режимом относительного адреса.

Режим индексной адресации — в режиме индексного адреса эффективный адрес операнда генерируется путем добавления значения содержимого к содержимому регистра. Этот режим называется режимом индексного адреса.

Читайте также: