Схема кэша ru что это такое

Обновлено: 21.11.2024

Ссылки

  • Эспаснет
  • ИЭПО
  • Регистрация EP
  • Глобальное досье
  • Обсудить
  • 230000004044 ответ Эффекты 0,000 заявок 1
  • 230000000875 соответствующих эффектов 0,000 описание 8
  • 238000000034 метод Методы 0,000 описание 5
  • 238000010586 диаграмма Методы 0,000 описание 3
  • 238000006073 реакция замещения Методы 0,000 описание 3
  • 238000010276 методы построения 0,000 описание 2
  • 238000001514 метод обнаружения Методы 0,000 описание 2
  • 230000002708 усиливающих эффектов 0,000 описание 2
  • 238000006243 химическая реакция Методы 0,000 описание 1
  • 230000003111 отложенные эффекты 0,000 описание 1
  • 239000000945 наполнитель Вещества 0,000 описание 1
  • 230000002104 подпрограмма Эффекты 0,000 описание 1

Изображения

Классификации

    • G — ФИЗИКА
    • G06 — ВЫЧИСЛЕНИЕ; РАСЧЕТ; ПОДСЧЕТ
    • G06F — ЭЛЕКТРИЧЕСКАЯ ЦИФРОВАЯ ОБРАБОТКА ДАННЫХ
    • G06F12/00 — Доступ, адресация или выделение памяти в системах или архитектурах памяти
    • G06F12/02 — Адресация или распределение; Переезд
    • G — ФИЗИКА
    • G06 — ВЫЧИСЛЕНИЕ; РАСЧЕТ; ПОДСЧЕТ
    • G06F — ЭЛЕКТРИЧЕСКАЯ ЦИФРОВАЯ ОБРАБОТКА ДАННЫХ
    • G06F12/00 — Доступ, адресация или выделение памяти в системах или архитектурах памяти
    • G06F12/02 — Адресация или распределение; Переезд
    • G06F12/08 — Адресация или распределение; Перемещение в иерархически структурированных системах памяти, например. системы виртуальной памяти
    • G06F12/0802 — Адресация уровня памяти, на котором для доступа к требуемым данным или блоку данных требуются средства ассоциативной адресации, например кеши
    • G06F12/0888 — Адресация уровня памяти, на котором для доступа к нужным данным или блоку данных требуются средства ассоциативной адресации, например кеши с использованием выборочного кэширования, например. обойти

    Приоритетные приложения (2)

    Публикации (2)

    Номер публикации Дата публикации
    EP0173981A2 true EP0173981A2 (en) 1986-03-12
    EP0173981A3 EP0173981A3 (en) 1989-05-31

    ID=16083177

    Семейные приложения (1)

    Статус страны (4)

    Страна Ссылка
    США ( 1 ) US4937738A (ru)
    EP (1) EP0173981A3 (ru)
    JP ( 1 ) JPH0630075B2 ( ru )
    КР ( 1 ) КР920005292Б1 ( ru )

    Цитируется (7)

    Семьи, цитирующие эту семью (18)

    Цитаты (2)

    Семья цитирует семьи (17)

    Ссылки на патенты (2)

    Непатентные ссылки (5)

    Цитируется (14)

    Также опубликовано как

    < /tr>
    Номер публикации Дата публикации
    JPS6159554A ( en ) 1986-03-27
    US4937738A ( en ) 1990-06-26
    EP0173981A3 ( en ) 1989- 05-31
    KR920005292B1 ( ko ) 1992-06-29
    KR860002049A ( ko ) 1986-03-26
    JPH0630075B2 ( ja ) 1994-04-20

    Похожие документы

    Юридические события

    Текст в произвольном формате: ИСХОДНЫЙ КОД: 0009012

    Вид кода исходного документа: A2

    Указанный(е) штат(а): DE FR GB IT

    Текст в произвольном формате: ИСХОДНЫЙ КОД: 0009013

    Код вида исходного документа: A3

    Указанный(е) штат(а): DE FR GB IT

    Дата вступления в силу: 1989 1128

    Имя владельца: HITACHI MICROCOMPUTER SYSTEM LTD.

    Имя владельца: HITACHI, LTD.

    Дата вступления в силу: 1991 1011

    Текст в произвольном формате: СТАТУС: ЗАЯВКА СЧИТАЕТСЯ ОТЗАННОЙ

    <Р> Номер публикации EP0706121A3 EP0706121A3 EP95307045A EP95307045A EP0706121A3 EP 0706121 A3 EP0706121 A3 EP 0706121A3 EP 95307045 EP95307045 EP 95307045A EP 95307045 EP95307045 EP 95307045A EP 0706121 A3 EP0706121 A3 EP 0706121A3 бюро Authority EP Европейское патентное Известные ключевые слова инструкции кэша упреждающей упреждающей инструкция по схеме схемы Дата предшествующего уровня техники 1994-10-06 Правовой статус (Правовой статус является предположением, а не юридическим заключением. Компания Google не проводила юридический анализ и не делает никаких заявлений относительно точности указанного статуса.) Удовлетворенная заявка номер EP95307045A Другие языки Немецкий (de) Английский (en) Французский (fr) Другие версии EP0706121B1 (en EP0706121A2 (en) Изобретатель Казухико Маки Текущий правопреемник (перечисленные правопреемники могут быть неточными. Google не проводила юридический анализ и не дает никаких заверений или гарантий относительно точности списка.) Oki Electric Industry Co Ltd Первоначальный правопреемник Oki Electric Industry Co Ltd Pri Дата приоритета (Дата приоритета является предположением, а не юридическим заключением. Компания Google не проводила юридический анализ и не делает никаких заявлений относительно точности указанной даты.) приоритет Критический 06 октября 1994 г. Приоритет JP6242553A приоритетный патент/JPH08106387A/ja 06 октября 1994 г. Приоритет JP24255394 приоритет 04 октября 1995 г. Публикация публикации EP0706121A2, критически важный патент/EP0706121A2/en 15 января 1997 г. -10-04 Предполагаемый срок действия юридического статуса Critical Status Expired — юридический статус Life Life Critical Current

    Ссылки

    Классификации

      • G — ФИЗИКА
      • G06 — ВЫЧИСЛЕНИЕ; РАСЧЕТ; ПОДСЧЕТ
      • G06F — ЭЛЕКТРИЧЕСКАЯ ЦИФРОВАЯ ОБРАБОТКА ДАННЫХ
      • G06F9/00 — Устройства для программного управления, т.е. блоки управления
      • G06F9/06 — Устройства для программного управления, т.е. блоки управления, использующие сохраненные программы, т. е. использующие внутреннее хранилище обрабатывающего оборудования для получения или сохранения программ
      • G06F9/30 — Механизмы для выполнения машинных инструкций, т.е. декодирование инструкции
      • G06F9/38 — Параллельное выполнение инструкций, т.е. конвейер, смотрим вперед
      • G06F9/3802 — Предварительная выборка инструкций
      • G06F9/3804 — Предварительная выборка инструкций для ветвей, например. хеджирование, складывание веток
      • G — ФИЗИКА
      • G06 — ВЫЧИСЛЕНИЕ; РАСЧЕТ; ПОДСЧЕТ
      • G06F — ЭЛЕКТРИЧЕСКАЯ ЦИФРОВАЯ ОБРАБОТКА ДАННЫХ
      • G06F12/00 — Доступ, адресация или выделение памяти в системах или архитектурах памяти
      • G06F12/02 — Адресация или распределение; Переезд
      • G06F12/08 — Адресация или распределение; Перемещение в иерархически структурированных системах памяти, например. системы виртуальной памяти
      • G — ФИЗИКА
      • G06 — ВЫЧИСЛЕНИЕ; РАСЧЕТ; ПОДСЧЕТ
      • G06F — ЭЛЕКТРИЧЕСКАЯ ЦИФРОВАЯ ОБРАБОТКА ДАННЫХ
      • G06F9/00 — Устройства для программного управления, т.е. блоки управления
      • G06F9/06 — Устройства для программного управления, т.е. блоки управления, использующие сохраненные программы, т. е. использующие внутреннее хранилище обрабатывающего оборудования для получения или сохранения программ
      • G06F9/30 — Механизмы для выполнения машинных инструкций, т.е. декодирование инструкции
      • G06F9/38 — Параллельное выполнение инструкций, т.е. конвейер, смотрим вперед
      • G06F9/3836 — Выдача инструкций, т.е. динамическое планирование инструкций, выполнение инструкций не по порядку
      • G06F9/3842 — Спекулятивное выполнение инструкции
      • G06F9/3844 — Спекулятивное выполнение инструкций с использованием динамического прогнозирования, т.е. таблица истории филиалов

      Приоритетные приложения (3)

      < tbody> < td>JP6242553A JPH08106387A ( ja )

      Приложения, претендующие на приоритет (1)

      Номер заявки Дата приоритета Дата подачи Название
      JP242553/94 1994-10-06
      1994-10-06 1994-10-06 命令プリフェッチ回路及びキャッシュ装置
      JP24255394 1994-10-06
      < tbody>
      Номер заявки Дата приоритета Дата подачи Название
      EP01104981A EP1109095B1 ( en ) 1994-10-06 1995-10-04 Схема предварительной выборки инструкций и предсказания переходов

      Связанные дочерние приложения (1)

      < tbody>
      Номер заявки Название Дата приоритета Дата подачи
      EP01104981A Division EP1109095B1 ( en ) 1994-10-06 1995-10- 04 Схема предварительной выборки инструкций и предсказания переходов

      Публикации (3)

      Номер публикации Дата публикации
      EP0706121A2 EP0706121A2 ( en ) 1996-04-10
      EP0706121A3 true EP0706121A3 ( en ) 1997-01-15
      EP0706121B1 EP0706121B1 ( en ) 2003-05-28

      ID=17090820

      Семейные приложения (2)

      < tbody>
      Номер заявки Название Дата приоритета Дата подачи
      EP01104981A Expired — Lifetime EP1109095B1 (en) 1994-10-06 1995-10-04 Схема предварительной выборки инструкций и предсказания переходов
      EP95307045A Срок действия истек EP0706121B1 ( en ) 1994-10-06 1995-10-04 Схема предварительной выборки инструкций и устройство кэширования

      Семейные приложения до (1)

      < tbody>
      Номер заявки Название Дата приоритета Дата подачи
      EP01104981A Expired — Lifetime EP1109095B1 ( en ) 1994-10-06 1995-10-04 Схема предварительной выборки инструкций и предсказания переходов

      Статус страны (5)

      Страна Ссылка
      США ( 1 ) US5729707A (ru)
      EP (2) EP1109095B1 (ru)
      JP ( 1 ) JPH08106387A ( ru )
      KR ( 1 ) KR100346561B1 ( ru )
      DE ( 2 ) DE69530895T2 ( ru )

      Семьи, цитирующие эту семью (13)

      Цитаты (2)

      Семья цитирует семьи (14)

      Ссылки на патенты (2)

      Непатентные ссылки (3)

      Также опубликовано как

      Похожие документы

      Юридические события

      Текст в произвольном формате: ИСХОДНЫЙ КОД: 0009012

      Вид кода исходного документа: A2

      Обозначенные штаты: DE FR GB

      Текст в произвольном формате: ИСХОДНЫЙ КОД: 0009013

      Мпк: G06F 9/32

      Код вида исходного документа: A3

      Обозначенные штаты: DE FR GB

      Дата вступления в силу: 19970221

      Дата вступления в силу: 19970417

      Текст в произвольном формате: ОРИГИНАЛЬНЫЙ КОД: EPIDOS IGRA

      Текст в произвольном формате: ОРИГИНАЛЬНЫЙ КОД: EPIDOS IGRA

      Текст в произвольном формате: ИСХОДНЫЙ КОД: 0009210

      Обозначенные штаты: DE FR GB

      Исходный код страны: GB

      Исходный код юридического события: FG4D

      Номер ссылочного документа: 69530895

      Страна исходного документа: DE

      Дата исходного документа: 20030703

      Код вида ссылочного документа: P

      Текст в произвольном формате: СТАТУС: ВОЗРАЖЕНИЕ НЕ ПОДАНО В СРОК СРОКА

      Дата вступления в силу: 20040302

      Исходный код страны: GB

      Исходный код юридического события: 732E

      Текст в произвольном формате: ЗАРЕГИСТРИРОВАНО МЕЖДУ 20090416 И 20090422

      Исходный код страны: FR

      Исходный код юридического события: TP

      Исходный код страны: GB

      Дата платежа: 20090930

      Год оплаты: 15

      Исходный код страны: DE

      Дата платежа: 20091001

      Год оплаты: 15

      Исходный код страны: FR

      Дата платежа: 20091029

      Год оплаты: 15

      Дата вступления в силу: 2010 1004

      Исходный код страны: FR

      Текст в произвольном формате: ПРЕКРАЩЕНИЕ ИЗ-ЗА НЕУПЛАТЫ СЛУЖЕБНЫХ СБОРОВ

      Дата вступления в силу: 2010 1102

      Исходный код страны: FR

      Исходный код юридического события: ST

      Дата вступления в силу: 20110630

      Исходный код страны: DE

      Исходный код юридического события: R119

      Номер ссылочного документа: 69530895

      Страна исходного документа: DE

      Дата вступления в силу: 20110502

      Исходный код страны: GB

      Текст в произвольном формате: ПРЕКРАЩЕНИЕ ИЗ-ЗА НЕУПЛАТЫ СЛУЖЕБНЫХ СБОРОВ

      Дата вступления в силу: 2010 1004

      Исходный код страны: DE

      Текст в произвольном формате: ПРЕКРАЩЕНИЕ ИЗ-ЗА НЕУПЛАТЫ СЛУЖЕБНЫХ СБОРОВ

      Как сердце сервера, SPARC64™ X обеспечивает высочайшую надежность и максимальное время безотказной работы для сервера SPARC M10. Благодаря функциям обнаружения ошибок и восстановления, предусмотренным для всех цепей, процессор может помочь продолжить работу сервера даже при фатальных ошибках процессора.

      В SPARC64 X полностью обнаруживаются ошибки во всех схемах – кэш-памяти, арифметико-логических устройствах и регистрах, которые исправляются путем исправления данных или повторных попыток выполнения инструкций. Даже если ошибка признана неисправимой, ОС и приложения могут продолжать свою работу. Это связано с тем, что минимальная часть процессоров в ошибках, признанных неисправимыми, автоматически деградирует — например, ядро ​​или часть кэш-памяти помечаются как неработоспособные. Кроме того, запись событий процессора помогает обнаруживать любые проблемы с процессорами как можно раньше.

      Таблица: Функции SPARC64 X RAS < th colspan="2" scope="col" align="center">Исправление ошибок
      Обнаружение ошибок Запись
      Исправление Ухудшение качества
      Кэш уровня 1 Четность множественности+ECC Повторить, ECC Динамическая деградация пути( *2) Перекодирование событий
      Кэш уровня 2 ECC ECC Динамическая деградация пути(*2)
      Арифметико-логическое устройство Четность (*1) + Остаток ECC, повтор аппаратной инструкции Снижение производительности ядра

      *1 Ошибка, обнаруженная при проверке четности, исправляется аппаратной функцией повтора инструкции.
      После того, как ошибка не была исправлена ​​повторными попытками в течение определенного периода времени, определяется, что ошибка неустранима,
      и сервер перезагружается.

      *2 Way: единица, составляющая кэш-память

      Улучшение непрерывности бизнеса за счет безупречной защиты данных

      Защита кэш-памяти

      Хотя это происходит нечасто и часто случайно, большинство сбоев процессорных цепей происходят в кэш-памяти. Обычно это приводит к отключению сервера или снижению производительности. Поэтому механизмы защиты данных в кэш-памяти необходимы для корпоративных систем.

      Компоненты обработки инструкций кэш-памяти уровня 1 защищены механизмами избыточности и четности, а компоненты обработки данных используют ECC. В кэше 2-го уровня как инструкции, так и данные защищены кодом ECC. В результате все однобитовые ошибки в кэш-памяти могут быть обнаружены и исправлены.

      Если однобитовые ошибки возникают слишком часто, кэш-память динамически выполняет пошаговое понижение, по одной единице за раз. Даже если один из путей кэширования уровня 2 выйдет из строя, оставшиеся 23 пути (из 24) продолжат работу. В редких случаях, когда все пути кеширования должны быть понижены, конкретный чип ЦП автоматически изолируется от производства.

      Эти механизмы обеспечивают непрерывность работы системы, защиту системы, устраняют последствия нечастых сбоев и сводят к минимуму замедление производительности. Аналогичные сбои кэша в процессорах других производителей снижают доступность и производительность системы. Как правило, вся их система должна быть перезагружена, переведена на более раннюю версию или весь чип ЦП сразу становится недоступным после такого сбоя.

      *3 Временная ошибка в неспецифической части. Ее также называют «мягкой ошибкой».

      *4 кэш-памяти уровня 2 состоит из 22 каналов для 22 МБ кэш-памяти второго уровня для SPARC M10-1

      Механизм защиты данных в АЛУ и регистрах

      Арифметические и логические устройства (ALU) SPARC64 X и регистры защищают данные с помощью механизмов проверки четности. Каждое АЛУ обрабатывает инструкции, а регистры временно хранят данные для ввода в АЛУ.

      Регистры в SPARC64 X состоят из высоконадежных цепей. Все однобитовые ошибки обнаруживаются проверкой четности. После обнаружения любой ошибки данные повторно считываются из кэша и снова обрабатываются. Кроме того, надежность процессора повысилась за счет защиты целочисленных регистров с помощью ECC.

      SPARC64 X проверяет значения четности, чтобы проверить, были ли входные данные обработаны в ALU без повреждения данных. Этот сложный уровень проверки означает, что любая однобитовая ошибка, обнаруженная во время вычислений, будет обнаружена. После обнаружения ошибки все данные в соответствующих АЛУ и регистрах очищаются. Затем данные повторно считываются из кэша уровня 1, и инструкция обрабатывается снова.

      Обычно с процессорами других производителей однобитовые ошибки в АЛУ не обнаруживаются. Архитектура их процессора не передает биты четности в АЛУ из регистров. Биты четности также не связаны с результатами вычислений ALU. При проверке четности только до ввода АЛУ и после вывода АЛУ невозможно обнаружить повреждение данных, происходящее в самом АЛУ.

      Деградация ядер

      После обнаружения неисправимой ошибки процессора неисправное ядро ​​изолируется, а оставшиеся нормальные ядра сохраняют доступность обработки

      Запись

      Механизм схемы истории в SPARC64 X автоматически записывает все операции процессора. Эта схема истории используется для исследования ошибок процессора и повышения надежности процессора.

      Так же, как бортовой самописец, каждая схема истории ведет регулярные записи (без вмешательства программного обеспечения или влияния на работу процессора). Таким образом, любая ошибка, вызывающая процесс, может быть обнаружена. Схема истории является ключом к быстрому и точному обнаружению причин ошибок.

      В этом посте рассматриваются три типа кэш-памяти, ее структура и функции. Кэш-память – это набор областей памяти, который обслуживает приложения с быстрым доступом. Кэш-память может хранить как данные, так и инструкции. Как кэш данных, так и кэш инструкций повышают производительность процессора.

      Структурно кэш-память состоит из подбанков. Каждый подбанк кэша состоит из путей, состоящих из строк. Строки состоят из наборов последовательных фрагментов.

      Пути и линии образуют места, где данные и инструкции хранятся в кеше.

      Процессор использует массивы тегов для поиска информации в кеше. Каждая строка в кеше имеет массивы тегов. Массив тегов указывает, существует ли исследуемая информация в кэше. Еще одна проверка процессора — это бит достоверности, чтобы увидеть, является ли строка кэша действительной или недействительной. Если он действителен, то процессор может использовать информацию, найденную в кеше.

      Термин попадание в кэш означает, что данные или инструкции, необходимые процессору, находятся в кеше, промах кеша — в противоположной ситуации.

      Существует три типа кеша:

      • кэш прямого сопоставления;
      • полностью ассоциативный кэш;
      • Кэш N-way-set-associative.

      В полностью ассоциативном кэше каждая ячейка памяти может кэшироваться в любой строке кэша. Этот тип памяти значительно снижает количество промахов строки кэша, поскольку рассматривается как сложный тип реализации кэш-памяти.

      В кэше с прямым отображением расположение кэш-памяти сопоставляется с одной строкой кэша. Его можно использовать один раз для каждого адреса за определенный период времени. Производительность этого типа кэш-памяти ниже, чем у других.

      В N-way-set-associative cache, наиболее распространенной реализации кэша, адрес памяти может храниться в любых N строках кэша.

      Когда при доступе к кэш-памяти процессор понимает, что все строки кэша действительны, запускается алгоритм последнего использовавшегося файла (LRU). Данные, к которым не было доступа дольше всего, заменяются новыми данными.

      Большой выбор компонентов кэш-памяти можно найти в Digi-Key Electronics.

      Классическим компьютерам требуются большие ресурсы памяти и вычислительная мощность для моделирования квантовых схем с большим количеством кубитов. Даже суперкомпьютеры, которые могут хранить огромные объемы данных, сталкиваются с проблемой масштабируемости в отношении моделирования параллельных квантовых вычислений из-за задержки перемещения данных между распределенными пространствами памяти. Здесь мы применяем метод блокировки кеша, вставляя вентили подкачки в квантовые схемы, чтобы уменьшить перемещение данных. Мы реализовали эту технику в среде моделирования с открытым исходным кодом Qiskit Aer. Мы оценили наш симулятор на кластерах графических процессоров и отметили хорошую масштабируемость.

      Откройте для себя мировые исследования

      • 20 миллионов участников
      • 135 миллионов публикаций
      • Более 700 тыс. исследовательских проектов

      Пересмотренная версия симулятора универсального квантового компьютера с массовым параллелизмом, описанная в этом журнале одиннадцать лет назад, используется для тестирования различных квантовых алгоритмов на основе логических элементов на некоторых из самых мощных суперкомпьютеров, существующих сегодня. Адаптивное кодирование волновой функции снижает потребность в памяти в восемь раз, позволяя моделировать универсальные квантовые компьютеры с количеством кубитов до 48 на Sunway TaihuLight и на компьютере K. Симулятор демонстрирует слабое масштабирование, близкое к идеальному, на Sunway TaihuLight, на компьютере K, на IBM Blue Gene/Q и на кластерах на базе Intel Xeon, что означает, что сочетание параллелизма и аппаратного обеспечения может отслеживать экспоненциальное масштабирование. из-за увеличения количества кубитов. Представлены результаты выполнения простых квантовых схем и алгоритма факторизации Шора на квантовых компьютерах, содержащих до 48 кубитов.

      Мы представляем QuEST, набор инструментов для точного моделирования Quantum, и сравниваем его с ProjectQ, qHipster и недавней распределенной реализацией Quantum++. QuEST — это первый с открытым исходным кодом, гибридный OpenMP и MPI, симулятор с ускорением на GPU, написанный на C, способный моделировать общие квантовые схемы обычных однокубитных вентилей и вентилей, управляемых многими кубитами. Используя суперкомпьютеры ARCUS Phase-B и ARCHER, мы тестируем моделирование QuEST случайных цепей до 38 кубитов, распределенных по 2048 распределенным узлам, каждый из которых имеет до 24 ядер. Мы напрямую сравниваем производительность QuEST с производительностью ProjectQ на отдельных машинах и обсуждаем различия в стратегиях распространения QuEST, qHipster и Quantum++. QuEST демонстрирует отличное масштабирование, как сильное, так и слабое, на многоядерных и распределенных архитектурах.

      Мы представляем ProjectQ, программное обеспечение с открытым исходным кодом для квантовых вычислений. Первый выпуск содержит структуру компилятора, способную работать с различными типами оборудования, высокопроизводительный симулятор с возможностями эмуляции и подключаемые модули компилятора для рисования схем и оценки ресурсов. Мы представляем наш предметно-ориентированный язык, встроенный в Python, представляем функции и примеры реализации квантовых алгоритмов. Платформа позволяет тестировать квантовые алгоритмы с помощью моделирования и позволяет запускать их на реальном квантовом оборудовании с использованием внутреннего подключения к облачной службе IBM Quantum Experience. С помощью механизмов расширения пользователи могут предоставлять серверные части для дополнительного квантового оборудования, а ученые, работающие над квантовой компиляцией, могут предоставлять подключаемые модули для дополнительной компиляции, оптимизации, синтеза вентилей и стратегий компоновки.

      Моделирование квантовых схем имеет решающее значение для оценки квантовых алгоритмов и машин. Однако количество амплитуд состояний, необходимых для полной симуляции, экспоненциально увеличивается с количеством кубитов. В этом исследовании мы используем сжатие данных, чтобы уменьшить требования к памяти, обменивая время вычислений и точность на объем памяти. В частности, мы разрабатываем гибридное решение, сочетая сжатие без потерь и наш адаптированный метод сжатия с потерями с адаптивными границами ошибок на каждом временном шаге моделирования. Наш подход оптимизирует скорость сжатия и гарантирует, что ошибки из-за сжатия с потерями не коррелированы, что является важным свойством для сравнения результатов моделирования с физическими машинами. Эксперименты показывают, что наш подход снижает потребность в памяти для имитации алгоритма поиска Гровера с 61 кубитом с 32 экзабайт до 768 терабайт памяти на суперкомпьютере Theta в Аргонне, использующем 4096 узлов. Результаты показывают, что наши методы могут увеличить размер моделирования на 2–16 кубитов для обычных квантовых схем.

      Мы вводим метрику с одним числом, квантовый объем, который можно измерить с помощью конкретного протокола на ближайших квантовых компьютерах небольшого размера (n≲50) и измерить его на нескольких современных трансмонтерных компьютерах. устройства, находя значения до 16. Квантовый объем связан с частотой ошибок системы и эмпирически уменьшается за счет неконтролируемых взаимодействий внутри системы. Он определяет наибольшую случайную схему равной ширины и глубины, которую успешно реализует компьютер. Ожидается, что квантовые вычислительные системы с высокоточными операциями, широкими возможностями подключения, большими калиброванными наборами вентилей и инструментальными цепочками переписывания схем будут иметь более высокие квантовые объемы. Квантовый том — это прагматичный способ измерения и сравнения прогресса в снижении частоты ошибок вентилей в масштабах всей системы для краткосрочных квантовых вычислений и экспериментов по исправлению ошибок.

      Моделирование квантовых вычислений на классическом компьютере затруднено из-за экспоненциального времени выполнения и накладных расходов памяти. Предыдущая работа решает эту проблему за счет использования нескольких графических процессоров (GPU) и многоузловых компьютеров. Графические процессоры эффективны для решения проблем во время выполнения, но имеют ограниченный общий доступный объем памяти.Между тем, память многоузлового компьютера можно масштабировать до порядка петабайт, но его пропускная способность для доступа с хост-компьютеров (ЦП) узка. Чтобы одновременно ускорить моделирование и увеличить общий объем памяти, мы предлагаем гетерогенный подход к распараллеливанию путем объединения графических и центральных процессоров. Наш симулятор сначала выделяет память для графических процессоров, а затем для процессоров. Таким образом, он ускоряет моделирование, используя все возможности графических процессоров, если память для моделирования помещается в графические процессоры в кластере. Выделение памяти ЦП уменьшает преимущества графических процессоров, но увеличивает емкость кубитов в моделировании. В таком случае он может использовать память графических процессоров, чтобы добавить еще один кубит в симуляцию, если размер памяти в узле равен степени двойки (например, 512 ГБ). Мы показываем эмпирические оценки производительности нашего симулятора в распределенной среде POWER9.

      В ближайшем будущем квантовые компьютеры достигнут таких размеров, что их будет сложно напрямую смоделировать даже при использовании самых мощных суперкомпьютеров. Тем не менее, возможность моделирования этих ранних устройств с использованием классических компьютеров имеет решающее значение для калибровки, проверки и сравнительного анализа. Чтобы использовать весь потенциал систем с многоядерными и многоядерными процессорами, мы используем автоматическую генерацию кода и оптимизацию вычислительных ядер, что также обеспечивает переносимость производительности. Мы применяем алгоритм планирования к схемам квантового превосходства, чтобы уменьшить требуемую связь, и моделируем схему из 45 кубитов на суперкомпьютере Cori II, используя 8 192 узла и 0,5 петабайта памяти. Насколько нам известно, на сегодняшний день это крупнейшая симуляция квантовой схемы. Наши хорошо настроенные ядра в сочетании с уменьшенными требованиями к связи позволяют сократить время решения по сравнению с современными моделями более чем на порядок в каждом масштабе.

      Квантовое компьютерное моделирование предоставляет исследователям инструменты для проверки квантовых алгоритмов. Кластер GPU (Graphics Processing Units) является рекомендуемой платформой для этой задачи. Однако высокая стоимость связи между графическими процессорами делает моделирование неэффективным. Для преодоления этого недостатка мы предлагаем следующие два метода. (1) Представлен метод квантового моделирования кластера GPU для улучшения локальности данных и предложены две схемы обмена данными. (2) Предложен новый метод распределения данных для квантового компьютерного моделирования на кластере GPU. Экспериментальные результаты показывают, что моделирование 33-кубитного алгоритма квантового преобразования Фурье с использованием 4 узлов превосходит последовательную программу кластера ЦП с ускорением в 129 раз.

      Квантовые компьютеры можно использовать для решения проблем электронной структуры и проблем в материаловедении и физике конденсированных сред, которые можно сформулировать как взаимодействующие фермионные проблемы, проблемы, которые расширяют возможности существующих высокопроизводительных компьютеров. Нахождение точных решений таких задач численно требует вычислительных затрат, которые экспоненциально растут с размером системы, а методы Монте-Карло непригодны из-за проблемы фермионного знака. Эти ограничения классических вычислительных методов сделали решение даже задач электронной структуры нескольких атомов интересным для реализации с использованием квантовых компьютеров среднего размера. Тем не менее, экспериментальные реализации до сих пор были ограничены молекулами, включающими только водород и гелий. Здесь мы демонстрируем экспериментальную оптимизацию гамильтоновых задач с шестью кубитами и более чем сотней членов Паули, определяя энергию основного состояния для молекул увеличивающегося размера, вплоть до BeH2. Мы достигаем этого результата, используя вариационный квантовый решатель собственных значений (собственный решатель) с эффективно подготовленными пробными состояниями, адаптированными специально к взаимодействиям, доступным в нашем квантовом процессоре, в сочетании с компактным кодированием фермионных гамильтонианов и надежной процедурой стохастической оптимизации. Мы демонстрируем гибкость нашего подхода, применяя его к проблеме квантового магнетизма, антиферромагнитной модели Гейзенберга во внешнем магнитном поле. Во всех случаях мы находим согласие между нашими экспериментами и численным моделированием с использованием модели устройства с шумом. Наши результаты помогают выяснить требования для масштабирования метода на более крупные системы и преодоления разрыва между ключевыми проблемами высокопроизводительных вычислений и их реализацией на квантовом оборудовании.

      Читайте также: