Логическими элементами какого компьютерного устройства являются сумматор и полусумматор
Обновлено: 03.07.2024
Прочитайте эту главу, в которой описывается разработка нескольких компонентов с использованием логических вентилей, включая сумматоры, кодировщики и декодеры, мультиплексоры и демультиплексоры. В этой главе также упоминается лестничная логика. Если вы не знакомы с релейной логикой, вы также можете дополнительно прочитать главы 6.1 и 6.2 в качестве справки. Обратите внимание, что релейная логика обычно не используется в компьютерном дизайне и может быть опущена. Для декодера с одним входом обратите внимание, что для входа 0 выход D0 равен 1, а когда вход равен 1, выход D1 равен 1. Все остальные декодеры работают одинаково. Одна выходная строка — это 1, а остальные — 0, указывая, какое двоичное число было помещено во входные строки. Таким образом, ввод числа 6 в двоичном формате приведет к тому, что D6 будет равен 1.
Введение в функции комбинационной логики
Термин «комбинаторный» пришел к нам из математики. В математике комбинация — это неупорядоченный набор, что является формальным способом сказать, что никого не волнует, в каком порядке выпадают элементы. Большинство игр работают таким образом, если вы бросаете кости по одному и получаете 2, а затем 3, это так же, как если бы вы выбросили 3, а затем 2. С комбинационной логикой схема выдает один и тот же результат независимо от порядка изменения входных данных.
Существуют схемы, которые зависят от того, когда изменяются входные данные. Эти схемы называются последовательной логикой. Несмотря на то, что вы не найдете термина «последовательная логика» в названиях глав, следующие несколько глав будут посвящены последовательной логике.
Практические схемы будут иметь сочетание комбинационной и последовательной логики, при этом последовательная логика гарантирует, что все происходит по порядку, а комбинационная логика выполняет такие функции, как арифметика, логика или преобразование.
Вы уже использовали комбинационные схемы. Каждый логический вентиль, рассмотренный ранее, представляет собой комбинационную логическую функцию. Давайте проследим, как работают два вентиля И-НЕ, если мы подадим им входные данные в разном порядке.
Начнем с того, что оба входа равны 0.
< бр />
Затем мы устанавливаем один вход высоким.
< бр />
Затем мы устанавливаем высокий уровень для другого входа.
< бр />
Таким образом, логические элементы И-НЕ не заботятся о порядке входных данных, и вы обнаружите, что то же самое относится и ко всем другим вентилям, рассмотренным до этого момента (И, исключающее ИЛИ, ИЛИ, ИЛИ, исключающее ИЛИ и НЕ).
В комбинационных схемах для разработки кодировщика, мультиплексора, декодера и демультиплексора используются разные логические элементы. Эти схемы имеют некоторые характеристики, например, выход этой схемы в основном зависит от уровней, которые есть на входных клеммах в любое время. Эта схема не включает никакой памяти. Более раннее состояние входа никак не влияет на текущее состояние этой схемы. Входы и выходы комбинационной схемы равны «n». входов и ‘m’ нет. выходов. Некоторые из комбинационных схем представляют собой полусумматор и полный сумматор, вычитатель, кодер, декодер, мультиплексор и демультиплексор. В этой статье обсуждается обзор полусумматоров и полных сумматоров, а также их работа с таблицами истинности.
Что такое сумматор?
Сумматор — это цифровая логическая схема в электронике, которая широко используется для сложения чисел. Во многих компьютерах и других типах процессоров сумматоры даже используются для вычисления адресов и связанных действий, а также для вычисления индексов таблиц в АЛУ и даже используются в других частях процессоров. Они могут быть построены для многих числовых представлений, таких как избыток-3 или двоично-десятичный код. Сумматоры в основном подразделяются на два типа: половинные сумматоры и полные сумматоры.
Что такое полусумматор и полный сумматор?
Схема полусумматора имеет два входа: A и B, которые добавляют две входные цифры и генерируют перенос и сумму. Схема полного сумматора имеет три входа: A и C, которые добавляют три входных числа и генерируют перенос и сумму. В этой статье дается подробная информация о том, для чего предназначен полусумматор и полный сумматор в табличной форме и даже на принципиальных схемах. Уже упоминалось, что основное и ответственное назначение сумматоров — сложение. Ниже приведены подробные теории полусумматоров и полных сумматоров.
Базовый половинный сумматор и полный сумматор
Полусумматор
Итак, переходя к сценарию половинного сумматора, он складывает две двоичные цифры, где входные биты называются augend и addend, а результатом будут два выхода: один — сумма, а другой — перенос. Чтобы выполнить операцию суммирования, к обоим входам применяется XOR, а к обоим входам применяется логический элемент AND для создания переноса.
Функциональная схема высокой доступности
Принимая во внимание, что в схеме полного сумматора он складывает 3 однобитных числа, где два из трех битов могут называться операндами, а другой называется передаваемым битом. можно назвать выходным переносом и суммой.
Используя половинный сумматор, вы можете разработать простое сложение с помощью логических вентилей.
Давайте рассмотрим пример добавления двух одиночных битов.
Таблица истинности 2-битного полусумматора выглядит следующим образом:
Таблица истинности полусумма
0+0 = 0
0+1 = 1
1+0 = 1
1+1 = 10
Это минимально возможные однобитовые комбинации. Но результат для 1 + 1 равен 10, результат суммы должен быть переписан как 2-битный вывод. Таким образом, уравнения можно записать в виде
0+0 = 00
0+1 = 01
1+0 = 01
1+1 = 10
Вывод «1» из «10» выполняется. «СУММ» — это обычный вывод, а «ПЕРЕНОС» — перенос.
Теперь стало ясно, что 1-битный сумматор можно легко реализовать с помощью вентиля XOR для вывода «СУММ» и вентиля И для «переноса».
Способ разработки двухдвоичных сумматоров цифр состоит в том, чтобы составить таблицу истинности и сократить ее. Если вы хотите получить сумматор из трех двоичных разрядов, операция сложения половинного сумматора выполняется дважды. Аналогичным образом, когда вы решите составить четырехразрядный сумматор, операция выполняется еще раз. С этой теорией было ясно, что реализация проста, но разработка требует времени.
В простейшем выражении используется функция исключающего ИЛИ:
Сумма= XOR B
Перенос = А И Б
Логическая схема высокой доступности
И эквивалентное выражение с точки зрения основных И, ИЛИ и НЕ:
СУММ=A.B+A.B’
Код VHDL для Half Adder
Порт (a: в STD_LOGIC;
b: в STD_LOGIC;
sha: вне STD_LOGIC;
cha: вне STD_LOGIC);
конец га;
Архитектура Поведение приведенной выше схемы
Полусуммарный номер микросхемы
Реализация полусумматора может быть реализована с помощью высокоскоростных интегральных схем цифровой логики CMOS, таких как серия 74HCxx, которая включает SN74HC08 (7408) и SN74HC86 (7486).
Ограничения Half Adder
Основная причина, по которой эти двоичные сумматоры называются полусумматорами, заключается в том, что нет диапазона для включения бита переноса с использованием более раннего бита. Таким образом, это основное ограничение HA, которое когда-то использовалось как двоичный сумматор, особенно в ситуациях реального времени, которые включают добавление нескольких битов. Таким образом, это ограничение можно обойти, используя полные сумматоры.
Полный сумматор
Этот сумматор сложно реализовать по сравнению с полусумматорами.
Полная функциональная схема сумматора
Разница между полусумматорами и полными сумматорами заключается в том, что у полных сумматоров три входа и два выхода, а у полусумматоров только два входа и два выхода. Первые два входа — это A и B, а третий вход — входной перенос как C-IN. Когда разработана логика полного сумматора, вы связываете восемь из них вместе, чтобы создать сумматор шириной байта и каскадно передает бит переноса от одного сумматора к другому.
Таблица истинности FA
Выходной перенос обозначается как C-OUT, а нормальный вывод представлен как S, что означает «СУММ».
С приведенной выше таблицей истинности полного сумматора можно легко понять реализацию схемы полного сумматора. СУММА ‘S’ создается в два этапа:
- Исключая XOR предоставленных входных данных «A» и «B».
- Результат A XOR B затем объединяется XOR с C-IN
Это генерирует СУММУ, и C-OUT имеет значение true, только если два из трех входов имеют ВЫСОКИЙ уровень, тогда C-OUT будет ВЫСОКИМ. Таким образом, мы можем реализовать схему полного сумматора с помощью двух схем полусумматора.Первоначально полусумматор будет использоваться для сложения A и B для получения частичной суммы, а логика второго полусумматора может использоваться для добавления C-IN к сумме, полученной первым полусуммером, для получения окончательного выхода S.< /p>
Если какая-либо из логик полусумматора создает перенос, на выходе будет перенос. Таким образом, C-OUT будет функцией ИЛИ выходов переноса полусумматора. Взгляните на реализацию полной схемы сумматора, показанную ниже.
Полная логическая схема сумматора
С помощью приведенной выше логики полного сумматора возможна реализация более крупных логических схем. Для представления операции в основном используется более простой символ. Ниже приведено более простое схематическое представление однобитового полного сумматора.
Полусумматор и полный сумматор с использованием K-Map
Даже выходные значения суммы и переноса для полусумматора также можно получить с помощью метода карты Карно (K-карты). Логическое выражение полусумматора и полного сумматора можно получить с помощью K-map. Итак, К-карта для этих сумматоров обсуждается ниже.
К-карта полусумматора
HA K-карта
Полный сумматор K-Map
FA K-карта
Логическое выражение SUM и Carry
Логическое выражение суммы (S) можно определить на основе входных данных, указанных в таблице.
= A'B'Cin + A' B CCin' + A B'Cin'+ AB Cin
= Cin (A'B'+ AB) + Cin' (A'B +A B')
= Cin EX-OR (A EX-OR B)
= (1,2,4,7)
Логическое выражение переноса (Cout) можно определить на основе входных данных, указанных в таблице.
= A’B Cin + AB’Cin + AB Cin’ + ABCin
= AB + BCin + ACin
= (3, 5, 6, 7)
С помощью вышеупомянутых таблиц истинности можно получить результаты, и процедура такова:
Комбинационная схема объединяет различные логические элементы в схеме, где они могут быть кодировщиком, декодером, мультиплексором и демультиплексором. Характеристики комбинационных схем следующие.
- Вывод в любой момент времени основан только на уровнях, присутствующих на входных клеммах.
- Она не использует память. Предыдущее состояние ввода не влияет на текущее состояние схемы.
- Он может иметь любое количество входов и m выходов.
Кодирование VHDL
Кодирование VHDL для полного сумматора включает следующее.
сущность full_add
Порт ( a : в STD_LOGIC;
b : в STD_LOGIC;
cin : в STD_LOGIC;
sum : out STD_LOGIC;
cout : out STD_LOGIC);
конец full_add;
Архитектура Поведение full_add
компонент ha
порт ( a : в STD_LOGIC;
b : в STD_LOGIC;
sha : вне STD_LOGIC;
cha : вне STD_LOGIC);
конечный компонент;
сигнал s_s,c1,c2: STD_LOGIC ;
begin
HA1:ha port map(a,b,s_s,c1);
HA2:ha карта портов (s_s,cin,sum,c2);
cout end Поведенческий;
Разница между полусуммером и полным сумматором заключается в том, что полусумматор дает результаты, а полный сумматор использует полусумматор для получения другого результата. Точно так же, в то время как полный сумматор состоит из двух полусумматоров, полный сумматор является фактическим блоком, который мы используем для создания арифметических схем.
Упреждающие сумматоры
В концепции сумматорных цепей с неравномерным переносом биты, необходимые для сложения, доступны сразу. Принимая во внимание, что каждая секция сумматора должна удерживать свое время для прихода переноса из предыдущего блока сумматора. Из-за этого на выполнение SUM и CARRY требуется больше времени, так как каждая секция схемы ожидает поступления входных данных.
Например, чтобы доставить вывод для n-го блока, он должен получить ввод из (n-1)-го блока. И эта задержка соответственно называется задержкой распространения.
Чтобы преодолеть задержку в сумматоре с пульсацией переноса, был введен сумматор с просмотром переноса. Здесь, используя сложное аппаратное обеспечение, можно минимизировать задержку распространения. На приведенной ниже диаграмме показан сумматор с просмотром переноса, использующий полные сумматоры.
Упреждающий просмотр с использованием полного сумматора
Таблица истинности и соответствующие выходные уравнения
Уравнение распространения переноса имеет вид Pi = Ai XOR Bi, а генерация переноса — Gi = Ai*Bi. С этими уравнениями уравнения суммы и переноса могут быть представлены как
СУММ = Pi XOR Ci
Ci+1 = Gi + Pi*Ci
Gi обеспечивает перенос только тогда, когда оба входа Ai и Bi равны 1 без учета переноса на входе. Pi связано с распространением переноса от Ci к Ci+1.
Разница между половинным сумматором и полным сумматором
Разница между таблицей полусумматоров и полных сумматоров показана ниже.
Ключевые различия между полусумматорами и полными сумматорами обсуждаются ниже.
- Половина сумматора генерирует сумму и перенос путем добавления двух двоичных входов, тогда как полный сумматор используется для создания суммы и переноса путем добавления трех двоичных входов. Аппаратная архитектура полусумматора и полного сумматора отличается.
- Главная особенность, которая отличает HA и FA, заключается в том, что в HA нет такой сделки, при которой последнее добавление считается переносом, как и его ввод. Но FA находит конкретный входной столбец, такой как Cin, чтобы учесть бит переноса последнего добавления.
- Два сумматора покажут разницу в зависимости от компонентов, используемых в схеме для ее построения. Полусумматоры (HA) разработаны с комбинацией двух логических элементов, таких как AND и EX-OR, тогда как FA разработан с комбинацией трех логических элементов AND, двух XOR и одного ИЛИ.
- В основном, HA работают с двумя входами по 1 биту, тогда как FA работают с тремя входами по 1 биту. Полусумматор используется в различных электронных устройствах для оценки сложения, тогда как полный сумматор используется в цифровых процессорах для сложения длинного бита.
- Общие сходства этих двух сумматоров заключаются в том, что и HA, и FA являются комбинационными цифровыми схемами, поэтому они не используют никаких элементов памяти, таких как последовательные схемы. Эти схемы необходимы для арифметических операций, обеспечивающих сложение двоичного числа.
Полная реализация Adder с использованием Half Adders
Реализовать FA можно с помощью двух полусумматоров, которые логически связаны. Блок-схема этого может быть показана ниже, на которой показано подключение FA с использованием двух полусумматоров.
Сумма и уравнения переноса из предыдущих вычислений:
S = A' B' Cin + A' BC' in + ABCin
Cвых = AB + ACin + BCin
Уравнение суммы может быть записано как.
Cin (A'B' + AB) + C'in (A'B + A B')
Итак, сумма = Cin EX-OR (A EX-OR B)
Cin (A EX-OR B) + C’in (A EX-OR B)
= Cin EX-OR (A EX-OR B)
Cout можно записать следующим образом.
COUT = AB + ACin + BCin.
COUT = AB + ACin+ BCin (A + ̅A)
= ABCin + AB + ACin + A’ B Cin
= AB (1 + Cin) + ACin + A’ B Cin
= A B + ACin + A’ B Cin
= AB + ACin (B + B’ ) + A’ B Cin
= ABCin + AB + A’B Cin+ A’ B Cin
= AB (Cin + 1) + A B Cin + A’ B Cin
= AB + AB’ Cin + A’ B Cin
= AB + Cin ( AB’ + A’B )
Следовательно, COUT = AB + Cin (A EX-OR B)
В зависимости от приведенных выше двух уравнений суммирования и переноса, схема FA может быть реализована с помощью двух HA и вентиля ИЛИ. Принципиальная схема полного сумматора с двумя половинными сумматорами показана выше.
Полный сумматор с использованием двух полусумматоров
Полный дизайн сумматора с использованием вентилей NAND
Вентилятор И-НЕ — это один из видов универсальных вентилей, используемых для выполнения любых логических схем. Схема FA со схемой вентилей И-НЕ показана ниже.
FA с использованием вентилей NAND
FA — это простой однобитовый сумматор, и если мы хотим выполнить сложение n-бит, то n нет. однобитных FA должны использоваться в формате каскадного соединения.
Преимущества
Преимущества полусумматора и полного сумматора заключаются в следующем.
- Основная цель полусумматора — сложить два однобитных числа.
- Полные сумматоры позволяют добавлять бит переноса, полученный в результате предыдущего добавления.
- С помощью полного сумматора можно реализовать важные схемы, такие как сумматор, мультиплексор и многие другие.
- Схемы полного сумматора потребляют минимальное количество энергии
- Преимущества полного сумматора по сравнению с половинным сумматором заключаются в том, что полный сумматор используется для преодоления недостатка половинного сумматора, потому что; полусумматор в основном используется для сложения двух 1-битных чисел. Полусумматоры не добавляют бит переноса, поэтому для преодоления этого используется полный сумматор. В полном сумматоре можно добавить три бита и получить два выхода.
- Разработка сумматоров проста, и это базовый строительный блок, поэтому сложение одного бита можно легко понять.
- Этот сумматор можно преобразовать в половинный вычитатель, добавив инвертор.
- Используя полный сумматор, можно получить высокий выходной сигнал.
- Высокая скорость
- Очень сильно влияет на масштабирование напряжения питания.
Недостатки
К недостаткам полусумматора и полного сумматора относятся следующие.
- Кроме того, половинный сумматор нельзя использовать перед переносом, поэтому он не применим для каскадного сложения мультибитов.
- Чтобы преодолеть этот недостаток, FA необходимо добавить три бита 1.
- Поскольку FA используется в виде цепочки, такой как RA (Ripple Adder), мощность привода на выходе может быть уменьшена.
Приложения
Применения полусумматора и полного сумматора включают следующее.
- Сложение двоичных битов может быть выполнено с помощью полусумматора с использованием АЛУ внутри компьютера, поскольку он использует сумматор.
- Комбинацию полусумматоров можно использовать для разработки схемы полного сумматора.
- Полусумматоры используются в калькуляторах и для измерения адресов, а также таблиц.
- Эти схемы используются для обработки различных приложений в цифровых схемах. В будущем он сыграет ключевую роль в цифровой электронике.
- Схема FA используется в качестве элемента во многих больших схемах, таких как сумматор переноса пульсаций. Этот сумматор одновременно добавляет количество битов.
- FA используются в арифметико-логическом устройстве (ALU)
- FA используются в графических приложениях, таких как GPU (Graphics Processing Unit).
- Они используются в схеме умножения для выполнения выполнения умножения.
- В компьютере для генерации адреса памяти и построения программы, противопоставленной последующей инструкции, используется арифметико-логическое устройство с использованием полных сумматоров.
Таким образом, всякий раз, когда выполняется сложение двух двоичных чисел, сначала добавляются младшие разряды цифр. Этот процесс можно выполнить с помощью полусумматора, потому что простейший n/w позволяет складывать два 1-битных числа. Входы этого сумматора — двоичные цифры, а выходы — сумма (S) и перенос (C).
Всякий раз, когда включено количество цифр, сеть HA используется просто для подключения наименьшего количества цифр, поскольку HA не может добавить номер переноса из более раннего класса. Полный сумматор можно определить как основу всех цифровых арифметических устройств. Это используется для сложения трех однозначных чисел. Этот сумматор включает три входа, такие как A, B и Cin, а выходы — Sum и Cout.
Связанные понятия
Концепции, относящиеся к полусумматору и полному сумматору, не служат одной цели. Они широко используются во многих приложениях, и упоминаются некоторые из них:
Поэтому это все о теории полусумматора и полного сумматора, а также таблиц истинности и логических диаграмм, также показана конструкция полного сумматора с использованием схемы полусумматора. Доступны многие PDF-документы о половинном сумматоре и полном сумматоре, которые предоставляют расширенную информацию об этих концепциях. Кроме того, важно знать, как реализован 4-битный полный сумматор?
Основное различие между полусумматорами и полными сумматорами заключается в том, что полусумматор складывает два однобитных числа, заданных в качестве входных данных, но не добавляет перенос, полученный в результате предыдущего сложения, в то время как полный сумматор вместе с двумя однобитными числами также может складывать перенос, полученный от предыдущего добавления.
Полусумматор и полный сумматор представляют собой комбинационную логическую схему, но отличаются способом обработки входных данных. Комбинационная схема — это схема, не состоящая из каких-либо элементов памяти; он состоит только из логических вентилей.
Еще одно существенное различие между полусумматором и полным сумматором заключается в том, что полусумматор состоит из одного вентиля EX-OR и одного вентиля AND, а Full Adder состоит из двух вентилей EX-OR, двух вентилей AND и одного вентиля OR. Если в процессе сложения получается какой-либо перенос, он передается полному сумматору в качестве входных данных, и он добавляет эти переносы вместе с другими входными данными. Напротив, полусумматор не принимает никаких переносов, полученных в результате предыдущего сложения.
Сумматор — это важнейшая цифровая схема, используемая в компьютерах, цифровой обработке и т. д. Благодаря использованию логических вентилей процесс сложения становится быстрым. Полусумматор и полный сумматор выполняют сложение и широко используются в цифровых схемах для выполнения арифметических функций.
Содержание: половинный сумматор и полный сумматор
Сравнительная таблица
| Параметры | Половина сумматора | Полный сумматор |
|---|---|---|
| Определение | Полусумматор — это комбинационная логическая схема, которая складывает две 1-битные цифры. | Полный сумматор — это комбинационная схема, которая складывает три 1-битные цифры. |
| Добавление переноса | Перенос, сгенерированный из предыдущего добавления, не добавляется на следующем шаге. | Перенос, сгенерированный из предыдущего добавления, добавляется на следующем шаге. |
| Аппаратные компоненты | Он состоит из одного вентиля EX-OR и одного вентиля AND. | Он состоит из двух вентилей EX-OR, двух вентилей AND и один вентиль ИЛИ. |
| Применения | Калькуляторы, компьютеры, цифровые измерительные устройства и т. д. | Множественное сложение битов, цифровые процессоры и т. д. |
Определение
Полусумматор
Полусумматор — это комбинационная логическая схема, которая разработана путем соединения одного вентиля EX-OR и одного вентиля AND. Он складывает два однобитных числа и генерирует сумму на выходе.
Он состоит из двух входных клемм и двух выходных клемм, одна SUM, а другая CARRY.
Вывод, полученный с помощью вентиля EX-OR, представляет собой сумму двух чисел, а результат, полученный с помощью вентиля AND, представляет собой перенос. Но перенос, полученный в одном дополнении, не будет перенаправлен в другое дополнение, потому что для его обработки нет логического элемента. Таким образом, это называется схемой полусумматора.
Выходное уравнение обоих вентилей может быть записано в виде логической операции, выполняемой логическими вентилями. Уравнение суммы будет записано в виде операции EX-OR, а уравнение переноса — в виде операции AND.
Таблица истинности полусуммы
Таблица истинности Half Adder представляет собой возможную комбинацию входных данных и возможных выходных данных, полученных из него. Таблица истинности Half Adder приведена ниже.
| Ввод | Вывод | ||
|---|---|---|---|
| A | B | СУММ | ПЕРЕНОС |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | < /tr>
| 1 | 0 | 1 | 0 |
| 1< /td> | 1 | 0 | 1 |
Выход, полученный от элемента EX-OR, будет равен 1 только тогда, когда либо первый вход равен 1, либо второй вход равен 1, но не оба одновременно. Выход логического элемента EX-OR указывает сумму двух битов, начиная с младшего бита и заканчивая старшим битом.
Вывод, полученный от логического элемента И, будет единицей только тогда, когда оба входа равны 1, в остальных случаях выходной сигнал будет равен 0. Выходной сигнал, полученный от логического элемента И, указывает перенос, полученный в результате сложения.
Полный сумматор
Полный сумматор — это схема, состоящая из схемы, состоящей из двух вентилей EX-OR, двух вентилей AND и одного вентиля OR.
Он добавляет три двоичных разряда, два из которых – входные данные, а один – перенос, полученный в результате предыдущего сложения.
Подобно полусумматору, полный сумматор также представляет собой комбинационную логическую схему, т. е. не имеет запоминающего элемента. Но из-за дополнительных логических вентилей он добавляет предыдущий перенос и генерирует полный вывод. Таким образом, он называется полным сумматором.
Полный сумматор также может быть разработан с использованием двух половинных сумматоров и одного вентиля ИЛИ. Сумма цифр может быть получена на выходе второго полусумматора, в то время как логический элемент ИЛИ будет генерировать перенос, полученный после сложения.
Выходное уравнение, полученное вентилем EX-OR, представляет собой сумму двоичных цифр. В то время как выход, полученный логическим элементом И, является переносом, полученным путем сложения. Уравнение можно записать в виде логической операции.
Таблица истинности полного сумматора
Таблица истинности полного сумматора представлена ниже. Таблица истинности состоит из всех возможных комбинаций трех входов, данных полному сумматору, а также суммы и переноса выходов. Он определяет двоичные цифры, полученные после сложения.
| Входы | Выход | |||
|---|---|---|---|---|
| A | B | C | СУММ | ВЫПОЛНИТЬ |
| 0 | 0< /td> | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | < td >10 | |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Схема многобитового сложения
Мы можем получить сложение нескольких битов, увеличив число полного сумматора.
Ключевые различия между Half Adder и Full Adder
- Половина сумматора складывает две двоичные цифры и генерирует сумму и перенос. В то время как полный сумматор складывает три двоичных разряда и генерирует сумму и бит переноса.
- Еще одно существенное различие между полусумматорами и полусумматорами заключается в том, что перенос, полученный в результате предыдущего сложения, не добавляется при следующем сложении в случае полусумматора. Напротив, полный сумматор добавляет предыдущий перенос к текущим входным данным.
- Аппаратная архитектура Half Adder и Full Adder также отличается друг от друга. Half Adder состоит только из одного вентиля EX-OR и вентиля AND. В то время как полный сумматор состоит из двух логических элементов EX-OR и AND с одним логическим элементом ИЛИ.
Сходства
- Полусумматор и полный сумматор являются комбинационными цифровыми схемами. Это означает, что в схеме нет элементов памяти, как в последовательных схемах.
- Приведенные выше две комбинационные схемы имеют решающее значение для арифметических операций. Обе комбинационные схемы обеспечивают сложение двоичных чисел.
Заключение
Полусумматор и полный сумматор являются строительными блоками различных цифровых схем, таких как компьютеры, калькуляторы, цифровые измерительные устройства. Преимущество использования сумматоров в том, что они являются частью цифровой схемы. А логические вентили составляют основу цифровой схемы и очень быстро обрабатывают входные данные.
Скорость обработки логическими вентилями составляет микросекунды, и нам нужно быстрое вычисление результатов почти в каждом приложении, поэтому мы используем сумматоры.
Значение 1 в столбце «отображение» означает, что это число, выбранное соответствующим 4-битным входным значением. Есть шесть других возможных выходов, соответствующих входным значениям 1010 – 1111. Но эти входные значения недопустимы в BCD, поэтому эти выходные данные просто игнорируются.
Таблица 5.2: Таблица истинности для декодера 3 × 8 с enable . Если включить = 0 , y = 0 . Если enable = 1 , x = i ⇒ y i = 1 и y j = 0 для всех j ≠ i .
Вывод равен 0, если enable = 0 . Когда enable = 1, i-й выходной бит равен 1 тогда и только тогда, когда двоичное значение входа равно i. Например, когда enable = 1 и x = 011 2 , y = 00001000 2 . То есть
 | (5.7) |
- Для n входных битов (исключая разрешающий бит) есть 2 n выходных битов.
- i-й выходной бит равен i-му minterm для n входных битов.
Декодер 3 × 8, указанный в таблице 5.2, может быть реализован с 4-входовыми логическими элементами И, как показано на рисунке 5.6.
Декодеры более универсальны, чем может показаться на первый взгляд. Каждый возможный ввод можно рассматривать как минтерм. Поскольку каждый вывод является одним только тогда, когда конкретный minterm оценивается как единица, декодер можно рассматривать как «генератор minterm». Мы знаем, что любое логическое выражение может быть представлено как ИЛИ минтермов, поэтому мы можем реализовать любое логическое выражение, используя ИЛИ для выходных данных декодера.
Например, давайте перепишем уравнение 5.1 для выражения суммы полного сумматора, используя нотацию minterm (см. Раздел 4.3.2):
 | (5.8) |
И для выражения Carry:
 | (5.9) |
где индексы x , y и Carry относятся к битовому срезу, а индексы m являются частью нотации minterm. Мы можем реализовать полный сумматор с декодером 3 × 8 и двумя вентилями ИЛИ с 4 входами, как показано на рис. 5.7.
Рисунок 5.7: Полный сумматор, реализованный с декодером 3 × 8. Это для одного битового среза. Для n-битного сумматора потребуется n таких цепей.
5.1.4 Мультиплексоры
Есть много мест в ЦП, где необходимо выбрать один из нескольких сигналов для передачи дальше. Например, как вы увидите в главе 9, значение, добавляемое АЛУ, может поступать из регистра процессора, поступать из памяти или сохраняться как часть самой инструкции. Устройство, которое позволяет этот выбор, по существу является переключателем. мультиплексор: Устройство, которое выбирает один из нескольких входов для передачи в качестве выхода на основе одной или нескольких линий выбора. С помощью n строк выбора можно выбрать до 2 n входов. Также называется мультиплексором .
На рис. 5.8 показан мультиплексор, который может переключаться между двумя разными входами, x и y. Выбранный вход s определяет, какой из источников, x или y, передается на выход. Действие этого двухстороннего мультиплексора лучше всего видно в таблице истинности:
Вот таблица истинности для мультиплексора, который может переключаться между четырьмя входами, w , x , y и z :
То есть
| | ( 5.10) |
который реализован, как показано на рис. 5.9.
Символ этого мультиплексора показан на рис. 5.10.
Обратите внимание, что вход выбора s должен быть двухбитным, чтобы можно было выбрать один из четырех входов. Как правило, для 2-канального мультиплексора требуется n-битный ввод выбора.
5.2 Программируемые логические устройства
Комбинационные логические схемы могут быть созданы из программируемых логических устройств (PLD) . Общая идея проиллюстрирована на рис. 5.11 для двух входных переменных и двух выходных функций этих переменных.
Рисунок 5.11: Упрощенная схема программируемой логической матрицы. Линия в форме буквы «S» на входах каждого затвора представляет собой предохранители. Предохранители «перегорели», чтобы удалить этот вход.
Каждая из входных переменных, как в недополненной, так и в дополненной форме, является входом для логических элементов И через плавкие предохранители. (Линии в форме буквы «S» на принципиальной схеме обозначают предохранители.) Предохранители можно «пережечь» или оставить на месте, чтобы запрограммировать каждый логический элемент И для вывода продукта. Поскольку каждый вход плюс его дополнение является входом для каждого вентиля И, любой из вентилей И можно запрограммировать на вывод minterm.
Продукты, производимые массивом логических элементов И, подключаются к логическим элементам ИЛИ, в том числе через плавкие предохранители. Таким образом, в зависимости от того, какие предохранители логического элемента ИЛИ остаются на месте, выход каждого логического элемента ИЛИ представляет собой сумму произведений. Может быть дополнительная логическая схема для выбора между различными выходами. Мы уже видели, что любая булева функция может быть выражена в виде суммы произведений, поэтому это логическое устройство можно запрограммировать, «взорвав» предохранители для реализации любой логической функции.
PLD бывают разных конфигураций. Некоторые из них предварительно запрограммированы во время производства. Другие запрограммированы производителем. И есть типы, которые могут быть запрограммированы пользователем. Некоторые даже можно стереть и перепрограммировать. Технологии программирования варьируются от указания производственной маски (для предварительно запрограммированных устройств) до недорогих электронных систем программирования. В некоторых устройствах вместо предохранителей используются «антифузы». Они нормально открыты. Программирование таких устройств заключается в завершении соединения, а не в его удалении.
Существует три основных категории PLD: Программируемая логическая матрица (PLA): программируются как плоскость логических элементов И, так и плоскость логических элементов ИЛИ. Память только для чтения (ПЗУ): программируется только плоскость логического элемента ИЛИ. Программируемая логика массива (PAL): программируется только плоскость логических элементов И.
Теперь мы рассмотрим каждую категорию более подробно.
5.2.1 Программируемая логическая матрица (PLA)
Программируемые логические массивы обычно крупнее показанного на рис. 5.11, который уже сложно нарисовать. На рис. 5.12 показано, как обычно изображают PLA.
Рисунок 5.12: Схема программируемой логической матрицы. Горизонтальные линии к входам логических элементов И представляют несколько проводов — по одному для каждой входной переменной и ее дополнения. Вертикальные линии к входам логического элемента ИЛИ также представляют собой несколько проводов — по одному на каждый выход логического элемента И. Точки обозначают соединения.
Эта диаграмма заслуживает некоторого пояснения. Обратите внимание на рис. 5.11, что каждая входная переменная и ее дополнение соединены со входами всех логических элементов И через предохранитель. Элементы И имеют несколько входов — по одному для каждой переменной и ее дополнения. Таким образом, горизонтальная линия, ведущая к входам вентилей И, представляет собой несколько проводов. Диаграмма на рис. 5.12 имеет четыре входные переменные. Таким образом, каждый логический элемент И имеет восемь входов, и каждая горизонтальная линия представляет восемь проводов, исходящих от входов и их дополнений.
Точки на пересечении вертикальной и горизонтальной линий обозначают места, где предохранители остались целыми. Например, три точки на самой верхней горизонтальной линии означают, что есть три входа в этот вентиль И. Выход самого верхнего вентиля И:
 |
 | (5.11) |
 | (5.12) |
 | (5.13) |
